18-编码译码组合设计.ppt

广东医学院信息工程学院物理教研室 张延芳 2011-10-24 编码过程 确定二进制代码位数：n位二进制有2n个代码 列编码表 由编码表写逻辑式 画逻辑图 一、编码器（Encoder ） 编码是用二进制代码表示一个给定的十进制数或字符。完成这一功能的组合逻辑电路称为编码器 。 8-3 编码器与译码器 n 位二进制代码有2n种不同的组合，可以表示2n个信号。 编码器 I0 I7 Y0 Y1 Y2 8个信号 3位二进制数 8/3 线编码器 1.普通编码器 输 入 输出 Y2 Y1 Y0 I0 0 0 0 I1 0 0 1 I2 0 1 0 I3 0 1 1 I4 1 0 0 I5 1 0 1 I6 1 1 0 I7 1 1 1 8/3线编码器编码表 8/3线编码器 2.优先编码器 解： A、B、C分别代表火警、 急救、工作电话，铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的不起作用，用×表示；用Y1, Y2表示输出编码。 例：电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。 输 入 输 出 A B C Y1 Y2 电话 1 × × 0 1 × 0 0 1 0 0 火警 0 1 急救 1 0 工作 74LS148的符号图和管脚图 74LS148型 8/3线优先编码器的编码表 二、译码器(Decoder) 将n 种输入组合译成2n 种电路状态。也叫n---2n 线译码器。 译码是编码的逆过程，将某二进制翻译成电路的某种状态。 译码器 Y0 A0 An-1 Ym-1 Y1 二进制代码 一组高低电平信号 1. 二进制译码器 译码过程 1. 列出译码器的状态表 2. 由状态表写出逻辑式 3. 画出逻辑图 3线——8线译码器（ 3/8 译码器) 2线——4线译码器（ 2/4 译码器） 4线——16线译码器（ 4/16 译码器) 2.显示译码器 二---十 进制编码 显示译码器 显示器件 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 显示器件：常用的是七段显示器件。 b c d e f g a a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 七段显示器件的工作原理： 1 1 1 1 0 0 1 3.数字显示 半导体数码管 CT74LS247 A3 A2 A1 A0 +5V LT BI a b d e f g c RBI c 七段译码器与数码管的连接图 来自计数器 限流电阻 试灯 全灭 RBI LT 显示0 0 0 0 0 0 0 0 0 0 0 1 灭 0 显示1 1 1 1 1 a b c d e f g 1 输入 输出 显示 A3 A2 A1 A0 a b c d e f g 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 1 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 2 0 0 1 1 1 0 0 0 1 1 0 3 0 1 0 0 1 0 0 1 1 0 0 4 0 1 0 1 0 1 0 0 1 0 0 5 0 1 1 0 0 1 0 0 0 0 0 6 0 1 1 1 0 0 0 1 1 1 1 7 1 0 0 0 0 0 0 0 0 0 0 8 1 0 0 1 0 0 0 0 1 0 0 9 BI LT RBI 的作用 七段显示译码器 8-4 数据选择器 根据地址控制信号，从多路输入数据中选择其中一路数据输出的组合逻辑电路。 以双4选1数据选择器74LS153为例，说明数据选择器的工作原理。图(a)为74LS153的外引线排列图，(b)为逻辑图。 逻辑表达式 四选一数据选择器功能表 8-5 组合逻辑电路的分析、设计和应用 例1：组合电路如图所示，分析该电路的逻辑功能。 解：由逻辑图逐级写出表达式 当A、B、C三个变量不一致时，输出为“1”，此电路称为“不一致电路”。 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1