2.3编码和译码器.ppt

* 将信号变换为一一对应的特定代码（一般为二进制数码）的过程称为编码。实现编码的电路称为编码器。电路模型框图如图2－16所示。 2.3.1 编码器 2.3编码和译码器 设有n个待编码的信号X0X1,…,Xi,…，Xn-1，有m位输出代码Y0Y1,…,Ym-1。为了使输入、输出间建立一一对应的关系，即一个信号一个代码，则输出的位数m，应满足下式： m≥ 例2.10 设计一个有八个输入信号的二—十进制编码器。 解：由于，则编码位数m应为 取m=3。 m≥ 以Z2表达式为例简化上述逻辑表达式。 若两个逻辑变量满足如下方程： 则有: 因而，由二—十进制编码器的约束方程可以得到 将以上各式代入Z2表达式中，有 同理，可得 优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。 8线-3线扩展为16线-4线优先编码器 编码器的分类：普通编码器和优先编码器。 普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。 优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。 译码是编码的逆过程，实现译码的电路称为译码器,其功能是将代码还原成编码前的信号（或控制信号或另一种代码）,它是组合逻辑电路的一个重要器件，电路模型框图如图2－22。 1 译码器的概念与分类 2.5 译码器 由于m位输入码组应与对象Xi有一一对应的关系，若用Xi=1来描述第i个对象的输入m位二进制码被译码出来，则输出应满足的约束方程为： i≠j，i、j=0，1，…，n?1 译码器按用途可分为下列三类。 （1）变量译码器：编码器的逆过程，用来表示输入变量的状态。一般是将较少的输入变为较多输出的器件，通常包含2n译码和8421BCD码译码两类。 （2）码制变换译码器：用于实现各种编码之间的转换，如BCD码之间的转换，8421码转换为余3码等。 （3）数字显示译码器：主要解决将二进制数显示成对应的十进制或十六进制数的问题，一般可分为LED译码驱动器和LCD译码驱动器两类。 1．译码器的电路结构 高电平输出译码器结构 低电平输出译码器结构 该译码器的逻辑符号如图所示。 例2.11 设计一个三位二进制码输入的译码器。 解：该题属于变量译码器。因有三位输入代码，可以译成八种事件，即经译码器后将最多产生8个控制信号，故该译码器又称为3-8译码器。假定输出低电平有效，高电平无效，输入变量为Z2、Z1、Z0，输出变量为X0、X1、…、X7，则做出译码器真值表见表2－8。 译码器功能表 由真值表，可得下列逻辑函数表达式 若用与非门实现上述表达式，则有图2－27所示的3-8译码器逻辑电路。 该译码器的逻辑符号如图所示。 该译码器的逻辑符号如图2－25所示。 引脚图 逻辑图 数字系统中实际应用时，输入端A2、A1、A0一般接地址总线，因此A2、A1、A0又叫地址选择端或选择输入端；控制端G1、 、 又叫使能输入端。 译码器的扩展 用74X139和74X138构成5线-32线译码器 例2.12 用与非门实现8421BCD码转换为余3码的译码器。 解：此例属于码制变换译码电路，也叫码组变换器。表2－9列出了8421BCD码与余三码转换的真值表。其中（A3A2A1A0）表示8421BCD（输入）码组，（X3X2X1X0）表示余三码（输出）码组。将X3、X2、X1、X0分别表示在卡诺图上，如图2－29所示。 译码器的扩展 用74X139和74X138构成5线-32线译码器