EDA基本操作一.docVIP

第一部分 Ⅰ.建立一个新的程序与工程 先打开软件，在初始界面上点 File → New… → Verilog HDL File → OK 或者是另一个箭头指的小空白页 → Verilog HDL File → OK 开始编程，编程结束以后开始保存文件与创立工程 Ⅱ.保存 点击 →选择保存路径（点开时路径默认是安装程序，一般不保存在这）→改文件名，文件名与模块名一致，如图中的abc→保存→在弹出的对话框上选择否（意思是问你是否希望现在就新建一个工程，在这里我们先选择否） Ⅲ.建立一个对应的工程 File → New Project Wizard →填写相关信息（其实就是把刚才保存的文件名输入进去）如图10→Next → 点 →弹出一个框，选择我们前面保存的文件，确定(图11)→回到原来的界面选择Add→ Next→按图12选择后 Next→Next→Finish 图10 图11 图12 做完这一步就可以编译了 Ⅳ.编译 编译只需要点击图中的棕色向右的三角形就可以了 至于编译出错的话处理方法下次再说，做word太累了 Ⅴ.编译 1.新建一个时序仿真波形图 File → New… → Vector wavefom File → OK 改仿真时长 Eidt → Endtime → 输入你想要的数字，确定 然后习惯的改一下全屏显示 右键→zoom → fit inwindows 添加信号源 View → Untility_windows →Node_Finder(alt+1) →如图20点list →点开以后如图21，按住Ctrl点选信号源，拖动到左侧→做完之后关闭对话框 图20 图21 仿真 如图般设置之后，点击蓝色三角形 完成 第二部分待续