第10章时序逻辑电路第10时序逻辑电路第10章时序逻辑电路第10章时序逻辑电路.ppt

第一节 触发器 一、基本RS触发器 二、同步RS触发器和D锁存器 第二节 计数器 一、计数器的功能和分类 二、异步计数器 三、同步计数器 1．74HC161 74HC161是一种可预置数的同步计数器，在计数脉冲上升沿作用下进行加法计数，其主要功能如下： （1）清零 （2）预置数 （3）计数控制 （4）进位 四、通用集成计数器 图10-25所示是利用74HC161和一个与非门组成的六进制计数器。 图10-25 74HC161构成的六进制计数器 当需要位数更多的计数器时，可按如图10-26所示电路进行级联。 图10-26 74HC161的级联电路 2．74HC192 74HC192为可预置同步8421码十进制加/减可逆计数器，它有两个时钟脉冲输入端，进行加计数或减计数时，有各自的时钟脉冲输入端，可以进行加计数或减计数。 其主要功能如下： （1）异步清零 （2）预置数（为异步置数） （3）可逆计数 当计数时钟脉冲CP加至CPU且CPD为高电平时，计数器在CP上升沿的作用下进行加计数；当计数时钟脉冲CP加至CPD且CPU为高电平时，计数器在CP上升沿的作用下进行减计数。 另外，74HC192还具有进位输出端 和借位输出端 。当进行加计数并且计数到9（Q3Q2Q1Q0=1001），同时CPU为低电平时，进位输出端 为低电平，其它情况为高电平。当进行减计数并且计数到0（Q3Q2Q1Q0=0000），同时CPD为低电平时，借位输出端 为低电平，其它情况为高电平。 图10-27 74HC192的串行级联应用 第三节 寄存器 一、寄存器的功能和分类 存放数码的逻辑部件称为寄存器。寄存器必须具有记忆单元——触发器，因为触发器具有0和1两个稳定状态，所以一个触发器只能存放1位二进制数码，存放N位数码就应具备N个触发器。 一般寄存器都是在时钟脉冲的作用下把数据存放或送出触发器的，故寄存器还必须具有起控制作用的电路，以保证信号的接收和清除。 寄存器按所具备的功能不同可分为两大类：数码寄存器和移位寄存器。 二、数码寄存器 数码寄存器只具有接收数码和清除原有数码的功能。 1．工作原理 图10-28是一个由4个D触发器构成的4位数码寄存器，在CP上升沿的作用下，将4位数码寄存到4个触发器中。 图10-28 数码寄存器 2．集成数码寄存器 将构成寄存器的各个触发器以及有关控制逻辑门集成在一个芯片上，就可以得到集成数码寄存器。 集成数码寄存器种类较多，常见的有两种：一种是由触发器构成的，另一种是由锁存器构成的。 锁存器与触发器的区别是：锁存器的时钟脉冲触发方式为电平触发，此时，时钟脉冲信号又称为使能信号，分高电平有效和低电平有效两种。当使能信号有效时，由锁存器组成的寄存器，其输出跟随输入数码的变化而变化（相当于输入直接接到输出端）；当使能信号结束时，输出保持使能信号跳变时的状态不变，因此这一类寄存器有时也称为“透明”寄存器。 三、移位寄存器 移位寄存器除具有存储数码的功能外，还具有使存储的数码移位的功能。 1．单向移位寄存器 图10-29所示是用D触发器组成的单向移位寄存器。 图10-29 单向移位寄存器 * * 第十章 时序逻辑电路 第一节 触发器 第二节 计数器 第三节 寄存器 返回主目录 基本RS触发器又称为RS锁存器，在各种触发器中，它的结构最简单，却是各种复杂结构触发器的基本组成部分。 1．电路组成 图10-1所示电路是由两个与非门交叉反馈连接成的基本RS触发器。 图10-1 基本RS触发器 a）逻辑图 b） 逻辑符号 2．逻辑功能 （1） 逻辑功能分析 在基本RS触发器中，触发器的输出不仅由触发信号来决定，而且当触发信号消失后，电路能依靠自身的正反馈作用，将输出状态保持下去，即具备记忆功能。 = =0或Q=0、 = 1）当 = =1时，电路有两个稳定状态：Q=1、 =0或Q=0、 =1，我们把前者称为1状态或置位状态，把后者称为0状态或复位状态。 2）当 =1、 =0时，Q=1， =0，触发器被置成1状态。 3）当 =0、 =1时， =1，Q=0，触发器被置成0状态。 4）当 =0、 =0时，Q= =1，这是一种未定义的状态，既不是1状态，也不是0状态，这种状态是不稳定的，我们称之为不定状态。 （2）逻辑功能的描述 触发器在接收