第13章时序和逻辑电路第1章时序和逻辑电路第13章时序和逻辑电路第13章时序和逻辑电路.doc

课题 第十三章时序和逻辑电路 第一节触发器 第二节计数器 课型 新课 授课班级 授课时数 2 教学目标 1．理解几种常用触发器的工作原理。 2．掌握几种常用触发器的逻辑功能。 3．了解二进制数和二进制计数器、集成十进制计数器、集成任意进制计数器的功能。 教学重点 1．触发器的逻辑功能。 2．集成任意进制计数器的电路组成。 教学难点 触发器的工作原理。 学情分析 教学效果 教后记 A、复习 组合逻辑门电路有几种，功能是什么。第一节、1．、是两个输入端，Q、是两个输出端。输出端的状态始终是互补的，Q端的状态为触发器状态。 2．= 0，= 1，触发器为0态。 = 0，G1的输出= 1，G2的两个输入端、全为1，则输出Q = 0。 （2）= 1，= 0，触发器为1态。 = 0，G2的输出Q = 1，G1的两个输入端均为1，所以= 0。 （3）=1，=1，触发器保持原来状态不变。 ①触发器原为0态，G1的一个输入端Q = 0，输出= 1，G2的两个输入端、均为1，输出Q = 0，保持原来状态不变。 ②触发器原为1态，也保持原状态不变。 这就是触发器的记忆功能。 （4）= 0，= 0，触发器状态不定。 ①这时，Q = 1，= 1，破坏了前述有关Q和互补的约定。 ②当、的低电平触发信号消失后，触发器的状态可能是Q = 0，=1；也可能是Q = 1，= 1，不能确定。 Q 0 1 0 1 0 1 1 1 不变 0 0 不定 二、表示时钟脉冲CP到来前的状态， 即原态，表示CP脉冲到来后的状态，即现态。 0 0 不变 1 0 1 0 1 0 1 1 不定 三、JK触发器 将R = S = 1时得到反转输出的这种触发器称为JK触发器。 1、J = 0，K = 0，= 门G7、G8均被封锁。=输出状态保持不变。 2、J = 0 ，K = 1， = 0 当CP脉冲到来后，触发器置0，即 = 0。 3、J = 1，K = 0， = 1 当CP脉冲到来后，触发器置1。 4、J = 1，K = 1，= J、K端都悬空，不加输入信号，当CP脉冲下降沿到来后，触发器的状态就发生翻转， 实现计数功能。 J K 0 0 1 1 0 1 0 1 0 1 四、D触发器 1．D = 0，置0 D = 0时和JK触发器J = 0，K = 1的情况相同，当CP脉冲到来后，触发器置0。 2．D = 1，置1 D = 1时和JK触发器J = 1，K = 0的情况相同，当CP脉冲到来后，触发器置1。 1 1 0 0 第节 2、二进制计数器 （1）实验电路 （2）计数器的输入端接按钮，输出端接显示器。 （3）S闭合。 （4）逐个输入计数脉冲。 （5）用脉冲信号代替计数脉冲。 （6）用示波器观察输出波形。 结论：二进制计数器完成二进制的加法运算，“逢二进一，本位变0”。 二、十进制计数器 集成十进制计数器CT74LS160。 清零 预置 使能 时钟 预置数据输入 输出 工作模式 LD CTP CTT CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 1 1 1 1 × 0 1 1 1 × × × × 0 × × 0 1 1 × ↑ × × ↑ × × × × d3 d2 d1 d0 × × × × × × × × × × × × 0 0 0 0 d3 d2 d1 d0 保 持 保 持 十进制计数 异步清零 同步置数 数据保持 数据保持 加法计数 1．CR = 0时异步清零。 2．CR = 1、LD = 0时同步置数。 3．CR = LD = 1且CTP = CTT = 1时，按照4位自然二进制码进行同步二进制计数。 4．CR = LD = 1且CTP·CTT = 0时，计数器状态保持不变。 1、利用复位端子，用脉冲电平使触发器的输出强制为0，利用置位端子可强制为1。 构成反复进行0 ~ 9计数的十进制计数器：构成反复进行0 ~ 9计数的十进制计数器：（画图说明）1、13-2、13-3  课题 第十三章时序和逻辑电路 第三节寄存器 第节 课型 新课 授课班级 授课时数 2 教学目标 1．掌握寄存器的概念和功能。 2．掌握译码、显示电路的概念。 3．了解译码、显示电路的功能。 教学重点 寄存器的功能。 教学难点 译码显示电路的原理分析。 学情分析 教学效果 教后记 A、复习 基本RS触发器和JK触发器的