第九章 时序数字电路第九章时序数字电路第九章 时序数字电路第九章 时序数字电路.ppt

第九章 时序数字电路 9.2 时序逻辑电路分析方法 9.2.1 时序逻辑电路基本概念 时序逻辑电路的逻辑功能的表示方法常用的也有三种：逻辑表达式、真值表（状态转换表）和状态转换图。 在时序逻辑电路中，根据存储电路中的触发器是否同时动作，可将时序逻辑电路划分为同步时序逻辑电路和异步时序逻辑电路两大类。 按电路输出信号的特性可分为米里（Mealy）型和摩尔（Moore）型。 米里型时序电路的输出不仅与现态有关，而且还决定于电路的输入；而摩尔型时序电路的输出仅决定于电路的现态。 根据功能分类，最常用的时序逻辑电路有寄存器和计数器等。 9.2.2 时序逻辑电路的分析方法 分析时序逻辑电路的一般步骤如下： （1）由逻辑图写出下列各逻辑方程式： ①各触发器的时钟方程； ②时序电路的输出方程； ③各触发器的驱动方程。 （2）将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 （3）根据状态方程和输出方程，进行计算，列出该时序电路的状态表，画出状态图或时序图。 （4）根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 3. D JK 已有 Qn+1 = D 欲得 Qn+1 = JQn + KQn 因此，令 4. D T 已有 Qn+1 = D 欲得 Qn+1 = 已有 Qn+1 = D 欲得 Qn+1 = Qn 因此，令D = Qn 因此，令D = Q Q CP C1 1D Q Q CP C1 1D T Q Q CP J C1 1D K D T′ 时序逻辑电路的特点是：时序逻辑电路的输出不仅取决于该时刻的输入信号，而且与电路的原状态有关。 时序电路的方框图 逻辑表达式：三个方程 输出方程 状态方程 驱动方程（激励方程） 9.3寄存器 9.3.1数码寄存器 数字系统中存放信息的部件。由触发器和逻辑门电路构成。 一、双拍接收方式的数码寄存器 数据输入端：D3～D0 数据输出端：Y3～Y0 控制端：清零、寄存控制和取数控制 寄存数码的步骤： 1、清零； 2、寄存。 二、单拍接收方式的数码寄存器 直接由寄存控制存入数码，不必清零。 并行输入、并行输出。 9.3.2 根据数据移位和输入输出方式，可分为： 一、单向移位寄存器 右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。时钟脉冲作为移位控制脉冲，触发器FF0的D端为串行数据输入端，触发器FF3的输出Q端为串行数据输出端。 右移寄存器（D触发器组成的4位右移寄存器） 0 0 0 0 D3 0 0 0 D2 D3 0 0 D1 D2 D3 0 D0 D1 D2 D3 0 D3 D2 D1 D0 0 1 2 3 4 Q0 Q1 Q2 Q3 串行输入 移位脉冲CP 数码在右移移位寄存器中的移位情况 经过4个时钟脉冲后，4位数码全部移入寄存器，可并行 输出（串入－并出），若需串行输出，则还需4个时钟 脉冲，即可从串行输出端得到串行数据（串入－串出）。 二、中规模集成4位双向移位寄存器74194 Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。 S0和S1为控制输入端。 DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。 一、功能 二、位数扩展示例 三、移位寄存器应用举例－串行加法器 存放加数、和。 存放被加数。 存放进位位。 9.4 计数器 计数器——用以统计输入脉冲CP个数的电路。 计数器的分类： （2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。 （1）按计数进制可分为二进制计数器和非二进制计数器。 非二进制计数器中最典型的是十进制计数器。 （3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。 工作原理： 4个JK触发器都接成T’触发器。 每来一个CP的下降沿时，FF0向相反的状态翻转一次； 每当Q0由1变0，FF1向相反的状态翻转一次； 每当Q1由1变0，FF2向相反的状态翻转一次； 每当Q2由1变0，FF3向相反的状态翻转一次。 9.4.1二进制计数器 一、异步二进制加法计数器 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 时序波形图 状态图： 0 1 2 3 4 5