基于FPGA的FIR低通滤波器设计与实现.docVIP

基于FPGA的FIR低通滤波器设计与实现 　　摘要：采用CycloneⅣ EP4CE115F29C7型号的FPGA芯片，选用分布式算法，实现了一个40阶的FIR低通滤波器。通过Verilog HDL编程语言在Quartus II的开发环境中实现FIR滤波器的各模块仿真验证，并加入A/D芯片AD9214BRS-80和D/A芯片AD5440YRUZ进行硬件测试。结果表明，该滤波器输出波形稳定，波形衰减达到实验要求。 　　关键词：FIR低通滤波器；FPGA；分布式算法 　　DOIDOI：10.11907/rjdk.161839 　　中图分类号：TP319 　　文献标识码：A文章编号2016）010005603 　　0引言 　　FIR滤波器作为一种处理工具被广泛应用于信号处理和图像处理领域。在数字通信应用中，如信道均衡、频率渠道化等对FIR滤波器的诸要求较高[1]。随着FIR滤波器阶数的增加，滤波器实现的复杂性也随之增加。目前，有关FIR滤波器的实现依然存在一些问题，如采用DSP方式实现滤波器在并行设计方面有所欠缺，同时用于实现滤波器的专用信号芯片通用性比较差，无法做到广泛兼容。基于此，本文提出一种基于FPGA的低通滤波器实现方案，充分利用 FPGA的高可靠性、高速与实时性的优势，一定程度上解决上述问题[2，3]。近年来，已有多种算法用于可编程逻辑