南邮数电-第21章习题答案.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
南邮数电-第21章习题答案

第十二章习题答案: 12.1 试述系统算法流程图和 ASM图的相同和相异处,它们之间的关系如何? 答: 相同点:它们都是描述数字系统功能最普通且常用的工具。都是用约定的几何图形、指向线(箭头线)和简练的文字说明来描述系统的基本工作过程,即描述系统的工作流程。 不同点:算法流程图是一种事件驱动的流程图,只表示事件发生的先后,与系统时序无关。而ASM图已具体为时钟CP驱动的流程图,能表示事件的精确时间间隔序列。算法流程图的传输框可能对应ASM图中的一个或几个状态框,即控制器的状态。 关系:可以由算法流程图推导ASM图,关键是决定算法流程图的传输框应该转化成ASM图的状态框还是条件框,以及何时应该根据时序关系增加状态框。转换原则有3条: 原则1:在ASM图的起始点应安排一个状态框。 原则2:必须用状态框分开不能在同一时钟周期完成的寄存器操作。 原则3:如果判断框中的转移条件受前一个寄存器操作的影响,应在它们之间安排一个状态框。 12.2 在T1状态下,如果控制输入Y和Z分别等于1和0,系统实现条件操作:寄存器 增1,并转换到状态T2。试按上述条件画出一个部分ASM图。 12.3 试分别画出满足下列状态转换要求的数字系统的ASM图: (1)如果X=0,控制器从状态Tl变到状态T2;如果X=1,产生一个条件操作.并从状态T1变到状态T2。 (2)如果X=1,控制器从状态T1变到状态T2,然后变到状态T3;如果X=0,控制器 从状态T1变到状态T3。 (3)在T1状态下,若XY=00,变到状态T2;若XY=0l,变到状态T3;若XY=10,变到状态T1;否则变到状T4。 12.4 数字系统的ASM图表示于题图12.4。试用每态一个触发器的方法实现系统控制器。 题图 12.4 解:由四个D触发器实现控制器,设四个DFF的输入分别用D0、D1、D2、D3表示,输出分别用Q0、Q1、Q2、Q3表示。激励函数为: 根据ASM图该控制器无输出函数。 电路图略。 12.5 控制器的状态转移图如图12.5所示,它有四个状态和两个输入端。请完成下列问题 (1)试画出等效的ASM图(状态框是空的); (2)用数据选择器和译码器实现控制器。 图12.5 控制器的状态转移图 解: (1) (2)略 12.6 设计一个数字系统,它有3个四位寄存器A、B和C,并实现下列操作: (1)启动信号出现,传送两个二进制数给A和B; (2)如果A<B,左移A的内容,结果传送给C; (3)如果A>B,右移B的内容,结果传送给C; (4)如果A=B,将数传给C。 解:略 12.7 根据题图12.7所示ASM图,写出控制器状态转移图,画出控制器电路。 题图12.7 解:X1X2X3X4/Z1Z2Z3 控制器电路图略。 12.8 图12.8所示的ASM图的状态可以化简,请画出简化后的ASM图。 图12.8 ASM图 解:简化后的ASM图为: 12.9 某系统ASM图的部分VHDL描述如下,请补全该程序,并画出该系统的ASM图。 解:增加程序如下: 该系统的ASM图: 12.10 某系统实现序列检测,有两输入序列A和B,当两序列对出现A=1且B=1,A=1且B=0或A=0且B=0时,输出Z=1,否则输出0。根据上述要求写出含有两个进程(Process)的VHDL程序。 解: 12.11 根据题12.10要求写出含有三个并发进程(Process)的VHDL程序,其中一个描述触发器,一个描述次态转移,一个描述输出逻辑。 解: 12.12 根据题12.10要求写出只有一个进程的VHDL程序。 解: T1 10 YZ 寄存器增1 T2 T1 T1 X 1 T2 0 T1 10 XY 01 T2 00 1 X T2 11 0 T4 T3 T3 00 T0 0 X 1 01 T2 ?0 1? XY T2 10 T3 11 T4 11 10 11 XY 0? 10 XY 0? 00??/000 1

您可能关注的文档

文档评论(0)

shaoye348 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档