IO接口译码电路设计讲述.ppt

NUIST NUIST * I/O接口译码电路设计 * B1 A1 B10 A10 MEMR IOR DRQ3 DRQ1 B20 IRQ6 IRQ4 DACK2 ALE B31 A20 A31 Reset Drv IRQ2 DRQ2 MEMW IOW DACK3 DACK1 DACK0 IRQ7 IRQ5 IRQ3 T/C OSC D7 D0 D7~D0 8根数据线 A19 AEN A11 A0 A19~A0 20根数据线 I/OCHRDY I/OCHCK PC总线是IBM PC及 PC/XT机上使用的总线，又称XT总线或8位ISA总线。 锁存器、8286发送接收器、8259中断控制器、8237DMA控制器以及其他逻辑的重新驱动和组合控制而形成，又称I/O通道。 它共有62引脚，其中，数据线8根、地址线20根、控制线21根、状态线2根，还有时钟、电源、地线 。 PC 总线 见教材p171 * ISA总线 ISA（Industry Standard Architecture，工业标准体系结构）是IBM PC/AT（80286）机上首先使用，故又称为AT总线，后被国际标准化组织确定为国际标准ISA。它具有16位数据宽度，最高工作频率位8MHz，数据传输速率达到16MB/s，地址线24条，可寻访16M字节地址单元。ISA总线98芯插槽引脚分布 B A D C 36线 62线PC总线 D1 D2 D3 D4 D5 D6 D7 D8 D8 D10 D11 D12 D13 D14 D15 D16 D17 D18 C1 C2 C3 C4 C5 C6 C7 C8 C8 C10 C11 C12 C13 C14 C15 C16 C17 C18 MEMCS16 I/OCS16 IRQ10 IRQ11 IRQ12 IRQ13 IRQ14 DACK0 DRQ0 DACK5 DACK6 DACK7 DRQ5 DRQ6 DRQ7 +5V MASTER GND SBHE MEMR MEMW LA23 LA22 LA21 LA20 LA19 LA18 LA17 SD15 SD14 SD13 SD12 SD11 SD10 SD09 SD08 ISA * AEN:地址允许信号 PC总线、ISA总线可由CPU或DMA控制器控制，当DMA控制器控制总线时，它同时产生AEN信号，用于禁止CPU控制总线。 AEN=0，表示CPU控制总线。 AEN=1，表示DMA控制器控制总线 * PC总线信号 CPU最大模式信号 CPU最小模式信号 IOR IORC RD,M/IO=0 IOW IOWC WR,M/IO=0 MEMR MRDC RD,M/IO=1 MEMW MWTC WR,M/IO=1 读写信号 由CPU或DMA控制器产生，经总线控制器至总线，传送给总线上的从设备 常用于接口译码电路设计 有时于接口译码电路设计 * I/O 端口的译码 译码电路的作用 1 译码电路的构成 2 译码电路的设计方法 3 片内译码和片选译码 4 * 译码电路的作用 将CPU执行IN/OUT指令发出的地址信号,“翻译”成欲操作口的选通信号。 解决存储器、I/O设备与CPU连接时地址总线失配问题。 此信号常作为接口内三态门或锁存器的控制信号 接通或断开接口数据线与系统的连接。 * 该电路在CPU执行指令 MOV DX, 200H IN AL, DX 将输入设备的数据读入CPU内AL中 图中译码电路的作用： 只当A15~A0上出现200H时， （即0000 0010 0000 0000B） 输出0，其他输出1。 例 一个输入设备的简单接口电路 三 态 缓冲器 输入 设备 数据 线 IOR 地址 译码 地址线? 200H 0 0 0 D7 ~ D0 A15 ~ A0 与 非 PC总线 * 执行: MOV DX, 200H IN AL, DX 三 态 缓冲器 输入 设备 数据 线 IOR 地址 译码 地址线? 200H 0 0 0 D7 ~ D0 A15 ~ A0 与 非 PC 总 线 IN指令时序 A15~A0 IOR CLK D7~ D0 T4 T1 T2 T3 Tw 0000 0010 0000 0000 * 输入设备接口电路，即硬件上保证: 只在CPU执行从200H端口输入数据时， 三态门处于工作状态，使输入设备的数据送上总线侧， 而CPU执行其它指令时, 三态门均处于高阻状态, 使输入设备的数据线与总线侧断开 三 态 缓冲器 输入 设备 数据 线 IOR 地址 译码 地址