数字电子技术与技能训练任富民第5章课件教学.pptVIP

* * PPT研究院 POWERPOINT ACADEMY 5.4边沿触发器 对于前面的同步触发器，虽然利用时钟脉冲CP控制其分段进行工作，但在其CP有效区段 对于前面的同步触发器，虽然利用时钟脉冲CP控制其分段进行工作，但在其CP有效区段内(如CP=1)，图5-11正边沿D触发器逻辑符号图如果输入信号中含有干扰信号，触发器可能发生误翻转。因此为了既能使触发器的状态翻转和其他触发器保持同步，同时提高触发器的抗干扰能力，人们生产出了边沿触发器。它只有在CP脉冲的边沿(上升沿或下降沿)使触发器的输出状态根据输入信号变化，而其余时间保持不变，有效提高了触发器的抗干扰能力。 边沿触发器根据工作的边沿时刻不同可分为正边沿触发器和负边沿触发器。 5.4.1正边沿D触发器1.正边沿D触发器的逻辑符号 边沿触发器在逻辑符号上CP端用“＞”表示，如果是负边沿触发器，在CP引脚的 要用小圆圈表示。 2.正边沿D触发器的状态转换真值表 3.正边沿D触发器的特征方程其特征方程为Qn+1=D(当CP由低电平0向高电平1跳变时)4.正边沿D触发器的波形(此处设原触发器的状态为1) 5.4.2集成正边沿双D触发器74LS74A集成正边沿D触发器74LS74A的逻辑符号和引脚排列图如图5-13所示，它由完全相同的两个正边沿D触发器组成。 5.4.3集成正边沿四D触发器74LS175集成正边沿D触发器74LS74A的逻辑符号和引脚排列图如图5-14所示，它由完全相同的两个正边沿D触发器组成。由图5-14所示，四路D触发器共用时钟脉冲端CP和复位端CLR(相当于置0端RD)。 5.4.4边沿JK触发器 除了边沿D触发器外，边沿JK触发器也是经常使用的触发器之一，它和RS触发器一样，也有两个信号输入端J和K。它克服了RS触发器的不允许状态，除了置0、置1、保持状态外，它还具有翻转功能。1.负边沿JK触发器的逻辑符号负边沿JK触发器的逻辑符号如图5-15所示。 2.负边沿JK触发器的状态真值表 3.负边沿JK触发器的特征方程负边沿JK触发器的特征方程为 4.负边沿JK触发器的波形(此处设原触发器的状态为1) 5.4.5集成边沿JK触发器74LS112A集成负边沿JK触发器74LS112A的逻辑符号和引脚排列图如图5-17所示，它由完全相同的两个负边沿JK触发器组成。 5.5寄存器 具有暂时存储二进制数据功能的电路称为寄存器(或称为锁存器)。按其功能可以分为数据寄存器和移位寄存器。数据寄存器的功能是接收、存储和输出数据，一般由D触发器组成。5.5.1数据寄存器数据寄存器一般由D触发器组成。按照D触发器的种类，可以分为透明数据寄存器和边沿数据寄存器。透明数据寄存器一般由同步D触发器组成，而边沿数据寄存器一般由边沿D触发器组成。为了在同一块芯片中寄存更多的数据，一般构成寄存器的D触发器共用时钟端和复位端，省略置1端和Q端。集成三态输出八路透明D锁存器74LS373是计算机和单片机中广泛使用的数据锁存器，图5-18所示是其逻辑符号和引脚排列图。 集成三态输出八路透明D锁存器74LS373实际由8个同步D触发器组成。 5.5.2移位寄存器移位寄存器的作用就是在每一个移位脉冲的作用下，将存放在移位寄存器中的各位数据依次向左(或向右)移动一位，按移位的方向，可以分为左移寄存器、右移寄存器、双向移位寄存器。1.集成双路四位串入并出右移寄存器MC14015MC14015是双路四位移位寄存器，其逻辑符号和引脚排列如图5-19所示。由于MC14015是双路四位移位寄存器，所以内部包含结构和功能完全相同的两个四位移位寄存器，只是引脚不同而已。 引脚说明：D：移位数据输入端。RD：数据复位端(或称为RST、CLR)，当RD接高电平时，Q0～Q3输出为0。CP：移位时钟脉冲输入端，CP每输入一个正脉冲，D端数据将被移入Q0，而同时Q0→Q1，Q1→Q2，Q2→Q3，即CP每输入一个正脉冲，Q0～Q3的数据将会向高位移一位，最高位Q3将被丢失。右移寄存器的工作过程如下：移位前一般先使数据复位端RD＝1，复位数据使输出 Q3Q2Q1Q0=0000，然后依次输入数据B3B2B1B0＝1101，高位在先、低位在后，并在时钟脉冲到来之前准备好，在时钟脉冲同步下依次从数据输入端D输入。移位寄存器的数据输入和移动情况见表5-8，移位过程的波形图如图5-20所示。 经过以上分析可知，经过四个时钟脉冲CP后，串行输入的四位代码依次全部移入Q3～Q0中。如果在四个脉冲后，同时从输出端Q3～Q0取出数据，就可以实现数据的串行输入、并行输出，即串行—并行转换。 2.集成并入串出左移寄存器74L16574L165是并行输入、串行输出的左移寄存器，它的逻辑符号如图5-21所