数字电子技术及应用刘淑英第三章课件教学.pptVIP

第三章 组合逻辑电路 目标 在这一章里，你将学习： 3.1 组合逻辑电路的分析和设计方法 3.2 编码器与译码器 3.3 数据选择器与数据分配器 3.4 算术运算电路和数值比较器 3.5 组合逻辑电路中的竞争冒险现象 第3章 组合逻辑电路 内容提要： 本章主要介绍组合逻辑电路的分析及设计方法，编码器、译码器、数据选择器、加法器、数值比较器等电路的逻辑功能及应用，中规模集成组合逻辑电路的工作原理和使用方法，竞争—冒险现象的成因及其消除竞争—冒险现象的常用方法。 3.1 组合逻辑电路的分析和设计方法 根据逻辑功能的不同特点，常把数字电路分成组合逻辑电路(简称组合电路)和时序逻辑电路(简称时序电路)两大类。 任一时刻电路的输出状态，仅决定于该时刻各个输入信号的取值组合的电路，称为组合逻辑电路。 组合逻辑电路具有如下特点： （1） 输出、输入之间无反馈延迟通路。 （2） 电路中不含记忆单元。 3.1.1 组合逻辑电路的分析方法 所谓组合逻辑电路的分析方法，就是根据给定的逻辑电路图，确定其逻辑功能。 组合逻辑电路通常采用的分析步骤为: (1) 根据给定逻辑电路图，写出逻辑函数表达式； (2) 化简逻辑函数表达式； (3) 根据最简逻辑函数表达式列出真值表，分析电路的逻辑功能。 例3-1 试说明图3-2所示组合逻辑电路的功能。 解:(1) 写出输出端的逻辑函数表达式。 (2) 化简逻辑函数表达式。 Y=AB+BC+CA (3) 列出真值表,如表3-1所示。 (4) 由表3-1可知，当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以该电路实际上是一种3人表决用逻辑电路：只要有2票或3票同意，表决就通过。 3.1.2 组合逻辑电路的设计方法 组合逻辑电路的一般设计过程通常按如下四个基本步骤进行： (1)分析要求 (2)列真值表 (3)化简 (4)画逻辑图 例3-2 用与非门设计一个举重裁判表决电路。 设举重比赛有3个裁判，一名主裁判和两个副裁判。杠铃完全举上的裁决由每一名裁判按下自己面前的按钮来确定。只有当两名或两名以上裁判判定成功，并且其中有一名为主裁判时，表明成功的灯才亮。 解： 设主裁判为变量A，副裁判分别为B和C，表示成功与否的灯为Y，并设A、B、C判断为成功时为1，不成功时为0；结果成功时Y为1，失败时Y为0。 （1）根据题目所表明的逻辑关系和上述假设，列出真值表，如表3-2所示。 （2）根据真值表写出逻辑函数表达式。 （3）根据要求将上式化简并变换为与非形式。 （4）根据逻辑函数表达式画出逻辑图，就得到所要求的表决电路，如图3-3所示。 3.2 编码器与译码器 3.2.1 编码器 3.2.2 译码器 3.2.3 编码器与译码器应用实例 3.2.1 编码器 编码就是用文字、数码或者符号表示特定的对象。 具有编码功能的逻辑电路称为编码器。 由真值表写出各输出的逻辑表达式为： 画出逻辑图。 1．二进制编码器 自然二进制编码是按数的自然顺序进行编码的二进制码。用n位二进制码对2n个信息进行编码的电路就是二进制编码。 现以3位二进制编码器为例，分析编码器的工作原理。3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其真值表如表3-8所示。输入为高电平有效。 由真值表写出各输出的逻辑表达式为： 用门电路实现3位二进制编码器的逻辑电路如图3-6所示。 2．二—十进制编码 数字设备多采用二进制，而日常生活中多采用十进制，这就要求对这两种进制进行转换。4位二进制数有16种取值组合。从16种组合中取出10种表示十进制数0～9的编码，叫BCD码(Binary Coded Decimal)。 BCD码分为有权码和无权码两种。有权码的每位有固定的权值，而无权码的每位没有固定的权值。 3．优先编码器 优先编码器——允许同时输入两个或两个以上的编码信号，编码器对所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级别最高的一个进行编码，而对级别较低的不响应。 4.集成编码器 编码器集成电路(IC)产品很多，现将常用的编码器IC列于表3-11中。 3.2.2 译码器 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。因此，译码是编码的逆过程。常用的译码器有二进制译码器、二—十进制译码器、显示译码器。 1．