数字电子技术基础王友仁等第3章组合逻辑电路20101201课件教学.pptVIP

3.1 概述 例 某班有十名学生、学号分别为：0，1，2，…，9，用四位二进制数ABCD（其中A为最高位）进行编号，分别为0000，0001，0010，…，1001。规定学号为3~7号的学生才允许进实验室。试设计判别能否进实验室的组合逻辑电路。要求用与非门实现。 本章小结 The End * * * * * * * * * * * * * * * * * * * PPT研究院 POWERPOINT ACADEMY * * * * * * * * * * * * * * * * * * * * * * * 令 ， 则上式可写为 (2)超前进位加法器 基本原理：在进行加法运算时通过快速进位电路同时产生所有全加器的进位值 在多位二进制加法运算时： 74LS283的逻辑图 （3）集成超前进位加法器74LS283 （3）集成超前进位加法器74LS283 74LS283的逻辑符号 例 用74LS283实现两个7位二进制数相加。 解：需要两片74LS283 7位二进制加法器 例 用74LS283设计一个代码转换电路，将BCD码的8421码转换成余3码。 解：以8421码为输入，余3码为输出，列真值表 代码转换电路 3.4.4 数值比较器 1. 1位数值比较器 1位数值比较器真值表 一位数值比较器 1. 1位数值比较器 逻辑图： 2. 多位数值比较器 原理：从高位比起，只有高位相等，才比较一下位。 例 4位数值比较器CC14585 CC1485的功能表 由功能表可以得出其逻辑表达式为： 4位数字比较器CC14585的逻辑符号 比较两个4位数时取 ＩA＜B、IA＞B、IA＝B为附加输入端，用于扩展 例 用CC14585比较两个8位二进制数。 低位 高位 两片CC14585组成8位数值比较器 3.5 组合电路中的竞争-冒险现象 3.5.1 产生竞争-冒险的原因 与门电路产生竞争冒险 与 到达与门输入端的时刻有先有后 ——竞争 竞争可能会使输出端产生尖脉冲 ——冒险 0型冒险 或门电路产生竞争冒险 与 到达或门输入端的时刻有先有后，可能产生竞争冒险 1型冒险 3.5.2 竞争冒险现象的判别 1. 代数法 2. 卡诺图法 卡诺图中存在两个相切的包围圈 3.5.3 竞争与冒险现象的消除方法 1. 输出端接滤波电容 尖脉冲很窄，用很小的电容就可将尖峰削弱到门电路幅值以下 2. 引入选通脉冲 引入加选通脉冲 3. 修改逻辑设计 例： 修改的逻辑设计 （a）增加冗余项后的卡诺图 （b）修改后的逻辑电路 （1）组合逻辑电路的分析和设计方法 （2）用译码器设计组合逻辑电路 （3）用数据选择器设计组合逻辑电路 馋死 （2）二—十进制优先编码器(74LS147) 将 编成0110 ～ 1110 的优先权最高， 最低 输入的低电平信号变成一个对应的十进制的编码 译码器：将输入的二进制代码转换成相应的输出。 常用的译码器：二进制译码器，二—十进制译码器，显示译码器等。 ２. 译码器 （1）二进制译码器 ①二进制译码器原理 3位二进制译码器框图 ②集成二进制译码器74LS138 74LS138逻辑符号 74LS138的功能表 74LS138逻辑图 低电平输出 附加 控制端 利用附加控制端进行扩展 例 用两片3线—8线译码器（ 74LS138 ） 4线—16线译码器 共用使能 增加输入端，控制两者不同时工作 A3=0 A3=1 原理：二进制译码器附加门电路，可实现任何组合逻辑函数。 解： (1)列真值表 A、B：被减数和减数输入 BI：相邻低位的借位输入 S：本位差输出 BO：向相邻高位的借位输出。 用译码器实现组合逻辑电路 例 用74LS138设计一个1位二进制数全减器（全减器功能：实现两个1位二进制数相减，且考虑来自低位的借位）。 (3) 画逻辑图 (2)写出借位输出BO和差输出S表达式 （２）二—十进制译码器 74LS42 自己分析 ① 七段显示译码器原理 （3）数字显示译码器 七段数字显示器的外形图及其连接方式 七段显示译码器的真值表 ②集成显示译码器 七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。 74LS48的逻辑图和逻辑符号 集成显示译码器74LS48的真值表 7448的逻辑功能： （1）正常译码显示。 =1， =1时，对输入为十进制数l～15的二进制码（0001～1