数字电子技术应用项目教程段有艳等项目5六十进制计数器的制作课件教学.pptVIP

4-3 74LS290实现六十进制计数器 由于74LS290是二-五-十进制计数器，最大计数容量为10，即M=10N（60），所以同样要用两片74LS290级联构成100进制计数器，采用反馈置零方式实现，其步骤如下： ①写出60的8421BDC码数码S60 ②根据S60写出置零信号表达式：R0（1）·R0（2）= Q6 Q5。 ③根据置零信号表达式画出连线图 74LS290构成的六十进制计数器 任务5 相关知识扩展 时序逻辑电路结构框图 时序逻辑电路的状态是由存储电路来记忆和表示的。因此，在时序逻辑电路中，触发器是必不可少的。 时序逻辑电路又称时序电路，它主要由存储电路和组合逻辑电路两部分组成。 时序逻辑电路在任何一个时刻的输出状态不仅取决于当时的输入信号，而且还取决于电路原来的状态。 5-1寄存器与移位寄存器 1）寄存器 4位集成寄存器74LS175的逻辑电路图 74LS175的功能表 清零 时钟 预置数据输入 输出 工作模式 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × × × 0 0 0 0 异步清零 1 ↑ D0 D1 D2 D3 D0 D1 D2 D3 数码寄存 1 1 × × × × 保持 数据保持 1 0 × × × × 保持 数据保持 5-1 寄存器与移位寄存器 2）移位寄存器 用D触发器组成的4位右移寄存器 右移寄存器状态表 移位脉冲 输入数码 并行输出 CP D1 Q0 Q1 Q2 Q3 0 0 0 0 0 1 1 1 0 0 0 2 0 0 1 0 0 3 0 0 0 1 0 4 1 1 0 0 1 电路的时序图 5-2集成移位寄存器74LS194 74LS194的逻辑符号和引脚图 当S1S0=00时，不论有无CP到来，各触发器状态不变，寄存器为保持工作状态。 当S1S0=01时，在CP的上升沿作用下，寄存器实现右移操作，数据移动规律是：DSR→Q0→Q1→Q2→Q3，Q3是串行输出端。 当S1S0=10时，在CP的上升沿作用下，寄存器实现左移操作，数据移动规律是：DSL→Q3→Q2→Q1→Q0，Q0是串行输出端。 当S1S0=11时，在CP的上升沿作用下，寄存器实现置数操作：D0→Q0，D1→Q1，D2→Q2，D3→Q3。 异步清零。当 =0时即刻清零，与其它输入状态及CP无关。S1、S0是控制工作状态的输入信号。在 =1条件下，74LS194有以下4种工作方式： 项目小结 1．计数器是一种简单而又最常用的时序逻辑器件。掌握计数器使用重在掌握计数器的外部特性和引脚作用。 2．用已有的M进制集成计数器产品可以构成N（任意）进制的计数器。采用的方法有异步清零法、同步清零法、异步置数法和同步置数法，根据集成计数器的清零方式和置数方式来选择。当MN时，用1片M进制计数器即可；当MN时，要用多片肘进制计数器组合起来，才能构成N进制计数器。当需要扩大计数器的容量时，可将多片集成计数器进行级联。 3．时序逻辑电路在任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有具有记忆能力的存储器件，触发器是最常用的存储器件。 4．描述时序逻辑电路逻辑功能的方法有状态转换真值表、状态转换图、状态方程、时序图和逻辑电路图等。 5．寄存器也是一种常用的时序逻辑器件。寄存器分为寄存器和移位寄存器两种，移位寄存器又分为单向移位寄存器和双向移位寄存器。用移位寄存器可实现数据的串行．并行转换、组成序列脉冲发生器、计数器等。 馋死 * 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 项目5 六十进制计数器的制作 昆明冶金高等专科学校-精品课程-数字电子技术 数字电子技术应用 项目目标 项目5 六十进制计数器的设计 ◇ 掌握常见计数器的工作原理及分析方法。 ◇ 会对简单时序逻辑电路进行分析和设计。 ◇ 掌握集成计数器引脚排列、功能及使用方法。 ◇ 熟悉用现有集成计数器实现任意进制计数器的方法。 ◇ 了解寄存器移位寄存器的逻辑功能及常见集成芯片。 任务引入 项目5 六十进制计数器的设计 任务分析 设计一个计数电路，使计数器实现逢六十进一的功能。 根据任务要求进行分析可知，计数器应具备两个功能：计数和存储。信号保存用在上一项目中介绍过的具有存储功能的触发器来实现，而进行计数，就要用到以下重点介绍计数器电路结构、逻辑功能和常用芯片。 任务1 常见计数器介绍 项目5 六十进制计数器的设计 任务2 用74LS160实现六十进制计数器 任务3 用74LS161实现六十进制计数器 任务4 用74LS290实现六十进制