数字电子技术基础赵莹CH3ch37课件教学.pptVIP

下载本文档

1
0
约1.45千字
约 26页
2017-03-04 发布于广东
举报
版权申诉

数字电子技术基础赵莹CH3ch37课件教学.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字电子技术基础赵莹CH3ch37课件教学.ppt

集成逻辑门电路集成逻辑门电路 * 在线教务辅导网：更多课程配套课件资源请访问在线教务辅导网 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand2 IS PORT(a, b : IN STD_LOGIC; y: OUT STD_LOGIC); END nand2; ARCHITECTURE one OF nand2 IS BEGIN y= a nand b; END one; 1、2 输入与非门的 VHDL 描述 3.7.1门电路的VHDL描述 2. 2 输入或门的 VHDL 描述及仿真 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY or2 IS PORT(a, b : IN STD_LOGIC; y: OUT STD_LOGIC); END or2; ARCHITECTURE one OF or2 IS BEGIN y= a or b; END one; 3. 异或门的 VHDL 描述及仿真 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY xor2 IS PORT(a, b : IN STD_LOGIC; y: OUT STD_LOGIC); END xor2; ARCHITECTURE one OF xor2 IS BEGIN y= a xor b; END one; 3.7.2 三态输出门电路的 VHDL 描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY TRI_GATE IS PORT(DATAIN,EN:IN STD_LOGIC; DATAOUT:OUT STD_LOGIC); END TRI_GATE; ARCHITECTURE one OF TRI_GATE IS BEGIN PROCESS(DATAIN,EN) BEGIN IF (EN=’1’) THEN DATAOUT=DATAIN; ELSE DATAOUT=’Z’; END IF; END PROCESS; END ONE; 馋死 PPT研究院 POWERPOINT ACADEMY * * * * 集成逻辑门电路集成逻辑门电路 * * * * *