数字电子技术第2版曾晓宏第1章数字逻辑电路基础课件教学.pptVIP

1.1.3 数字电路的分类和学习方法 1.数字电路的分类 （1）按电路结构分类 组合逻辑电路 时序逻辑电路：。 （2）按集成电路规模分：小规模、中规模和大规模。 2．数字电路学习方法 3．常见的集成逻辑门电路 （1）集成与门电路 74LS08是四路二输入与门集成电路，其外形与外引脚电路图如图1-14所示。 常用的TTL集成与门电路还有3路三输入与门电路74LS11和2路四输入与门电路74LS21，他们的外引脚图如图1-15(a)和(b)所示。其中，NC表示不用的引脚。 用卡诺图化简逻辑函数的步骤： （1）画出逻辑函数的卡诺图。 （2）合并相邻的最小项，即根据前述原则画圈。 （3）写出化简后的表达式。——每个圈对应一个与项，“去异留同”。 卡诺图中最小项相邻的几种情况 （1）2个相邻的最小项结合，可以消去1个取值不同的变量而合并为l项。 （2）4个相邻的最小项结合，可以消去2个取值不同的变量而合并为l项。 （3）8个相邻的最小项结合，可以消去3个取值不同的变量而合并为l项。 总之，2n个相邻的最小项结合，可以消去n个取值不同的变量而合并为l项。  3.用卡诺图化简逻辑函数 逻辑相邻 逻辑相邻的项可以 合并，消去一个因子 用卡诺图合并最小项的原则（画圈的原则） （1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。 （2）先找面积尽量大的组合进行化简，可以减少更多的因子，同时要求圈的个数尽量少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。 （4）在新画的包围圈中至少要含有1个未被圈过的1方格，否则该包围圈是多余的。 ? 例 已知某逻辑函数的真值表，用卡诺图化简该函数。 （2）画包围圈合并最小项。 有两种画圈的方法： 解：（1）由真值表画出卡诺图。 由此可见，一个逻辑函数的真值表是唯一的，卡诺图也是唯一的，但化简结果有时不是唯一的。 （a）：写出表达式： （b）：写出表达式： 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 0 1 1 1 1 1 1 0 L 真值表 1 0 1 1 0 1 1 1 A B C L 1 0 1 1 0 1 1 1 A B C L  （1）由于某种条件的限制(或约束)使得输入变量的某些组合不可能出现，因而在这些取值下对应的函数值是“无关”紧要的，它可以为1，也可以为0。  （2）某些输入变量取值所产生的输出并不影响整个系统的功能，因此可以不必考虑其输出是0还是1。  非完全描述逻辑函数一般用以下方法表示： （3）在真值表或K图中填?或×，表示函数值为0或1均可。 （4）在逻辑表达式中用约束条件来表示。 4.带有约束条件的函数的化简 例: 化简 解 AB=0即表示A与B不能同时为1，则AB=11所对应的最小项，应视为无关项。其卡诺图及化简过程如图2 - 28所示。 化简函数为 与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为TTL、MOS等集成门电路等。 1.7* 数字逻辑电路系列 TTL — 晶体管-晶体管逻辑集成电路 集成门电路分类 集成门电路 双极型 TTL (Transistor-Transistor Logic Integrated Circuit , TTL) ECL NMOS CMOS PMOS MOS型（Metal-Oxide-Semiconductor，MOS） MOS — 金属氧化物半导体场效应管集成电路 TTL与非门工作原理 TTL与非门的内部结构 +5V Y R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C T1:多发射极晶体管 N N P 1.7.1 TTL逻辑电路 TTL与非门的基本结构 TTL与非门的内部结构 +5V Y R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 输入级 中间级 输出级 （1）输出高电平VOH （2）输出低电平VOL （3）关门电平VOFF （4）开门电平VON （5）阈值电压Vth (6)扇出系数NO (7)关断延时TPLH和导通延时TPHL (8)功耗 3.TTL与非门的主要参数 4.其他常用的TTL逻辑门 在工程实践中，