基于FPGA的自适应QPSK解调器的设计实现.doc

文章编号：1009－8119（2005）04－0043－03 基于FPGA的自适应QPSK解调器的设计实现 刘鹏 (北京理工大学电子工程系，北京 100081) 摘 要 根据软件无线电的思想，提出了一种新颖的数字信号处理算法，对QPSK信号的相位进行数字化处理，从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差，用数字锁相实现收发端载波的同步，在频偏较大的情况下，估算频偏的大小，自适应设置环路的带宽，实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台，并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。 关键词 QPSK，FPGA，FFT，软件无线电 Design and Realization of Self Adaptive QPSK Demodulation Based on FPGA Technique Liu Peng (Department of Electronic Engineering, Beijng Institute of Technology, Beijing 100081) Abstract This paper describes a new design of QPSK demodulator based on the Xilinxs FPGA device. It is in accord with software radio and digital signal process. The design can adaptively select the parameter to make the demodulator synchronize more quickly and get better performance. The detail of design and emulate is also given in the paper .The implement using little slices and can be widely used in various fields. Keywords QPSK，FPGA，FFT，Software Radio 1 引言 现代通信的各个领域均向数字化方向发展，解调技术也不例外.本文针对QPSK调制方式，提出一种全新的数字解调算法，按照软件无线电的设计思想，先进行计算机模拟仿真，具体实现中充分利用FPGA的特点，实现了对20MHz中频QPSK信号的解调。该解调器能够解调较高的码元速率，自适应设置环路滤波器的带宽得到较快的同步时间和较好的信噪比。 2 解调器的分析及设计 在全数字实现QPSK解调的过程中，与AD接口的前端需要很高的处理速度，但是这些处理的算法又比较简单，FPGA器件独特的并行实时处理的特点刚好可以在这里得到体现，因此，ADC以后的数字信号处理全部由FPGA来实现。解调方框图如图1。 图1 解调方框图 解调器主要有数字下变频，数字AGC，码元定时部分，载波同步部分，FFT自适应环路带宽设置部分。 2.1 数字下变频 为了恢复基带信号，需要对AD以后的低中频信号再进行下变频。在实现中，是将AD以后的数字信号与NCO产生的一对相互正交的本地载波相乘，然后分别经过低通滤波器滤波得到正交的两路基带信号，分别称作同相分量和正交分量，此时我们得到了一个包含所有的调制信息的零中频的解析信号，即： 式中,，其中在系统未同步之前包含NCO与载波之间的频差和相差信息。与模拟下变频相比，由于两个正交本振的形成是通过Matlab运算得到的查找表，相乘是通过数学运算来完成的,所以得到的两路基带信号不存在幅度差异，理论上其正交性是完全可以得到保证的，但由于存储精度的影响，存在量化误差。 2.2 载波同步及位同步 接收端进行了数字下变频后，由于信道中的多普勒频偏和发送端接收端的时钟频偏，得到的零中频信号还有频偏。载波同步实际上是用锁相环，消除剩余的频偏。FPGA实现时，主要分为一下几部分：旋转变换，误差提取，及相位跟踪部分。 2. 2.1误差的提取 二进制数据a(t)，b(t)对频率f的一对正交信号调制并相加，然后经过带通滤波(BPF)后，发射出去，接收机接收到的信号是受到噪声干扰的已调制信号，该信号再经频率为f的正交信号数字下变频，低通滤波后，得到一组同相信号I(n)和正交信号Q(n)： 为了消除剩余频偏，可以通过坐标旋转而获得： 经过旋转变换得： 由上式可知，如果相位跟踪的好，估计相位比较接近