电脑系统架构-淡江大学.ppt

淡江大學資訊工程學系 第7章 電腦系統架構 電腦的五個基本組成單元 輸入單元 控制單元 算術與邏輯單元 記憶單元 輸出單元 電腦的五個基本組成單元 中央處理器 控制單元(Control Unit，簡稱CU) 算術與邏輯單元(Arithmetic/Logic Unit，簡稱ALU) 暫存器(Register) 匯流排(Bus) 中央處理器和匯流排與記憶體之關係 控制單元 負責控制、協調電腦各單元間的相互運作，有如是CPU的心臟 功能是控制流程及協調輸入、輸出、記憶、算數邏輯等4大單元間的運作 解讀指令的運作碼 (op code) ，以了解該指令是要做什麼動作，需要那些運算子，運算子應該放在那裡 產生控制訊號 (control signals) 控制計算機內的相關元件做動作，包括控制ＡＬＵ、暫存器、主記憶體的讀和寫、輸入/輸出等設備的讀寫等等 控制單元(cont.) 硬體拉線式控制 (Hardwired control) :將每個指令透過有限狀態自動機(finite state machine)加以設計，然後再用邏輯電路來實作。每一個指令將會有一組相對應的邏輯電路。其優點為執行反應速度快，但缺點為指令集被固定不易改變，一但指令的數量或功能改變時，原先的邏輯電路必須重新設計 控制單元(cont.) 微程式控制式 (microprogrammed control) :製作方式為將每個指令加以分解成許多步驟，並使用微指令來描述這些步驟的動作，且以微指令(micro code)對應到邏輯電路，再由多個微指令組成微程式(micro program)來解譯每個指令的動作。其優點是一但指令的數量或功能改變時，只要修改微程式，而不必調整或重新設計原先的邏輯電路，但缺點為執行速度較慢 算術與邏輯單元 CPU的重要部分之一，是電腦執行算術運算、邏輯判斷的單元 當資料由輸入單元送至記憶單元後，電腦透過程式的控制將資料讀入此單元進行運算，最後才將運算的結果送回記憶單元 執行程式中各類運算的實體單位，這些運算包括算數運算和邏輯運算兩大類 算數運算包含加、減、乘、除等等的數值運算 邏輯運算則包含AND、OR、NOT、XOR、Shift（位元平 移）、Rotate（位元旋轉）等位元／位元組的邏輯運算 AND、OR和NOT等三種基本的邏輯運算子(operator)，可以組合出所有的邏輯運算 AND邏輯運算子 只有在兩個運算元同時為真(true)時，其結果才會為真(1)，其餘為假(0) A AND B的邏輯符號表示通常為A?B，或簡寫為AB OR邏輯運算子 OR邏輯運算只有在兩個運算元同時為假(false)時，結果才會為假(0)，其餘為真(1) A OR B的邏輯符號表示通常為A+B NOT邏輯運算子 NOT邏輯運算只有一個運算元，並且會將運算元反相（inverse）做為輸出結果。也就是當輸入為真(1)時，結果將為假(0)，當輸入為假(0)，則結果為真(1) NOT A的邏輯符號表示通常為﹁A ，或～A 暫存器 Register是CPU中的記憶體，而且算是整個電腦系統中，最快速的記憶體，但是其容量不是很大，比主記憶體小很多 主要用來暫時存放要進行運算的資料，或暫時存放已經運算完畢的資料，及控制程式執行的資料 暫存器可分為使用者可見暫存器和控制與狀態暫存器 暫存器(cont.) 使用者可見暫存器:藉由機器語言(Machine Language)來做存取並使用，且可提供使用者暫時儲存值於其中，以減少CPU到主記憶體存取的頻率，進而提升程式執行速度 控制與狀態暫存器:用來控制CPU運作的一種暫存器，而且會記錄程式執行的狀態 匯流排 匯流排(Bus)就是連接電腦各個子系統之間所需要的介面 CPU和元件之間，或是元件與元件之間，皆是透過匯流排(bus)來溝通 功能:用來傳送指令、資料或控制訊號 匯流排有兩種方式的分法 內部與外部兩種匯流排 資料匯流排(data bus)、控制匯流排(control bus) 和位址匯流排(address bus)等三種匯流排 匯流排(cont.1) 內部匯流排：是CPU內部元件，像是算數邏輯單元、控制單元、暫存器等元件的連結 外部匯流排：是CPU與主記憶體，或是CPU與I/O元件的連結 ，分為 CPU-Memory匯流排(亦稱為Memory Bus或系統匯流排):傳輸速率較快 I/O匯流排(I/O Bus或擴充匯流排):遷就於I/O裝置，因此 傳輸速率較慢 匯流排(cont.2) 資料匯流排：一種將CPU、記憶體和其他元件連接起來的邏輯電路，一般以資料匯流排之排線數，做為CPU位元數之稱謂，例如16位元電腦，其資料匯流排之排線數為16 控制匯流排：將CPU