18第十八讲——第六章常用集成时序逻辑器件及应用5答题.pptVIP

计数器的功能及用途 　按时钟控制方式分类：异步，同步计数器。 　按计数功能分类：加法计数，减法计数和可逆计数三大类。 一、同步二进制计数器74161 异步清零的时序波形： 2.同步置数法 3.可编程计数器（利用Oc端) 可编程计数器的计数范围 ③ Oc整体置数法 ③ Oc同步置数法 二、集成寄存器和移位寄存器 移位寄存器的分类 串入-串出（ serial-in, serial-out ） 串入-并出（ serial-in, parallel-out ) 并入-并出（ parallel-in, parallel-out ） 并入-串出（ parallel-in，serial-out ） 左移/右移（ right/left shift register ） 2.74LS194的应用 （２）移位寄存器构成移位型计数器 扭环计数器 扭环计数器的自启动问题 ③ 列移存器的态序表和反馈函数表 ⒉计数型序列码发生器 例：设计一个能同时产生两组序列码的双序列码发生器，要求两组序列码分别为：Z1－110101， Z2－010110。 设计分解 3. 序列码检测 例: 7 位串入/并出转换电路。 Sr Sr （1）实现串并、并串转换 置数 1 1 1 1 1 1 1 0 9 0 d0 d1 d2 d3 d4 d5 d6 8 1 0 d0 d1 d2 d3 d4 d5 7 1 1 0 d0 d1 d2 d3 d4 6 1 1 1 0 d0 d1 d2 d3 5 1 1 1 1 0 d0 d1 d2 4 1 1 1 1 1 0 d0 d1 3 右移 ７个 时钟 1 1 1 1 1 1 0 d0 2 置数 1 1 1 1 1 1 1 0 1 清零 0 0 0 0 0 0 0 0 x 操作 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 CP Sr Sr 例: 7 位并入/串出转换电路。 置数 d7 d6 d5 d4 d3 d2 d1 0 9 0 1 1 1 1 1 1 1 8 d1 0 1 1 1 1 1 1 7 d2 d1 0 1 1 1 1 1 6 d3 d2 d1 0 1 1 1 1 5 d4 d3 d2 d1 0 1 1 1 4 d5 d4 d3 d2 d1 0 1 1 3 右移 ７个 时钟 d6 d5 d4 d3 d2 d1 0 1 2 置数 d7 d6 d5 d4 d3 d2 d1 0 1 操作 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 CP 并入/串出转换电路的工作过程 组合电路 移位寄存器 Q0 Q1 Q2 … Qm-1 SR f 移位型计数器的次态方程特点： 一般移位型计数器的实现框图 m为移位寄存器的位数 ①环形计数器 1 0100 1000 0001 0010 有效循环状态转移图 次态方程: m为移位寄存器的位数 这样的电路存 在什么问题呢? 1 0010 0100 1000 0001 有效循环状态图 0111 1011 1101 1110 0011 1001 1100 0110 0101 1010 0000 1111 电路不能自启动! 无效循环状态图 具有自启动的环形计数器 1 0000 1000 0000 1001 1011 1101 0001 0100 0010 0011 0101 0111 1111 0110 1100 1010 1110 0000 a. 次态方程为 b. 最大的模值 Mmax=m 环形计数器的特点： 次态方程为: 0000 1000 1100 1110 0111 0011 0001 1111 0100 1010 1101 0110 0101 0010 1001 1011 1 0 1 0000 1000 1100 1110 0001 0011 0111 1111 0100 1010 1101 0110 1001 0010 0101 1011 有效状态 1001 1011 1101 1111 1 a.次态方程为 b. 最大的模值 Mmax=2m 扭环计数器的特点： 三、序列信号的产生与检测电路设计 序列信号发生器:能够循环产生一组或多组序列信号的时序电路。 周期序列信号:110101110101…110101 110101序列信号的长度M=6 ⒈ 反馈移位型序列信号发生器 ①根据序列信号长度M，确定移存器位数n。 ②确定移存器的M个独立状态。 ③根据M个状态列出移存器的态序表和反馈函数表，求出反馈函数SR (SL) 。 ④检查自启动性能。 ⑤画逻辑图。 1001、0011、01