6.1RAM、ROM、可编程逻辑器件简介本次重点内容1、RAM的原理.doc

6.1 RAM、ROM、可编程逻辑器件简介 本次重点内容： 1、RAM的原理。 2、ROM的原理。 教学过程 一、半导体存储器概述： 半导体存储器具有集成度高、体积小、可靠性高、价格低、外围电路简单、易于接口和便于批量生产等特点。半导体存储器主要用于电子计算机和某些数字系统中，用来存放程序和数据，是数字系统中不可缺少的组成部分。 1、存储单元和存储矩阵 半导体存储器的最小记忆单位是存储单元，每个存储单元能够存储一位二进制数0或1。在半导体存储器芯片中，把这些存储单元按照一定规则排列成存储矩阵。 2、存储容量和地址 按常规，最小的二进制单位是位，在使用中经常把8位二进制数称为一个字节，把两个字节称为一个字。存储器能存储二进制数的总的位数称为存储容量，即存储器中存储单元的个数。 3、分类 半导体存储器根据用途不同，可分为两大类：随机存储器（简称RAM）和只读存储器（简称ROM）。 随机存储器（简称RAM）：用于存放一些临时性的数据和中间结果，这种存储器掉电后数据将全部丢失，如计算机的内存。 只读存储器（简称ROM）：用于存放永久性的、不变的数据，掉电后数据不丢失。如计算机的自检程序、初始化程序便固化在ROM中，在计算机接通电源后，首先运行该程序，对计算机系统进行自检和初始化，自检通过后，装入操作系统，计算机才能正常工作。 二、 RAM的基本结构和工作原理 优点：读写方便，使用灵活。 缺点：掉电后存于RAM中的信息会丢失，它是易失性存储器。 （一）RAM的结构： RAM主要由存储矩阵、地址译码器和读写控制电路组成。 1、存储矩阵由存储单元排列而成，每个存储单元可以存储一位二进制数据，在译码和读写控制电路的作用下，数据既可写入又可读出。 2、地址译码器：分为行地址译码和列地址译码两部分。行地址译码器的输出线称为行选线，又称字线；列地址译码器的输出线称为列选线，又称位线。 地址译码器根据外部输入的地址，惟一地找到存储矩阵中相应的存储单元，行地址译码器的输出线中有一条为有效电平，选中一行存储单元，同时，列地址译码器的输出线中有一条为有效电平，选中一列存储单元，行选线和列选线交叉点处的存储单元便被选中。 RAM基本结构框图如下： 图6.1.1 RAM基本结构框图 （二） 原理：以16*4位RAM为例： 共16个单元，每单元4位。当＝0时，RAM被选中，处于工作状态。A3A2A1A0=0011，表示选中列地址为A3A2＝00，选中行地址为A1A0＝11的存储单元。若此时R/=1，则执行读操作，将第三行第第零列存储单元中的数据送到I/O端上。 当＝1时，不能对RAM进行读写操作，所有端均为高阻态。 总之，一个RAM有三组信号线： ① 地址总线是单向的，它传送地址码，以便按地址访问存储单元。 ② 数据总线是双向的，它将数据送入存储矩阵或从存储矩阵读出。 ③ 控制总线，包括片选信号线和读写控制线。片选信号控制RAM芯片是否被选中；读写控制线传送读（写）命令，即读时不写，写时不读。 （三） RAM的存储单元 1、静态随机存取存储器（SRAM）的存储单元电路 图6.1.2 RAM基本结构框图 （1）存储单元 存储单元由V1～V6组成。两个稳定状态，分别存储数据1和0。 （2）列选择线Y和读／写控制电路 图中V1、 V2和V3、 V4 两个反相器交叉耦合构成基本RS触发器。V5、 V6为受列选择线Y控制的开关管，控制RS触发器输出端Q、与数据线B、的接通。当行选线X和列选线Y均为高电平时，V5、 V6和V7、 V8管均导通，该存储单元被选中，触发器的状态可以通过数据线送到D和，称为读出；同理，在读写控制信号的作用下，D和的数据也可以通过同样的方法写入。 （3） 当存储单元电源VDD掉电后,则触发器Q的状态信息不能保留而消失，再次通电后，Q状态不定，需重新写入新的信息。 （4） 静态存储单元的优点是使用方便，不需定期刷新。缺点是其中管子数目较多，不利于提高集成度。 2、动态随机存取存储器 (DRAM)的存储单元电路 （1） 动态存储单元是由MOS管的栅极电容C和门控管组成的。数据以电荷的形式存储在栅极电容上，电容上的电压高表示存储数据1；电容没有储存电荷，电压为0，表明存储数据0。因存在漏电，使电容存储的信息不能长久保持，为防止信息丢失，就必须定时地给电容补充电荷，这种操作称为“刷新”，由于要不断地刷新，所以称为动态存储。 包括4管MOS动态存储单元电路和单管MOS动态存储单元等。 （2） 动态存储单元的优点是元件少，功耗低，适合于构成大容量存储器，缺点是需要进行周期性刷新。 三、只