EDA技术及应用-VHDL版(第三版)(潭会生)第7章题稿.ppt

　7.1 实验一：8位加法器的设计1．实验目的(1) 学习Quartus Ⅱ/ISE Suite/ ispLEVER软件的基本使用方法。(2) 学习GW48-CK或其他EDA实验开发系统的基本使用方法。(3) 了解VHDL程序的基本结构。 　　2．实验内容　　设计并调试好一个由两个4位二进制并行加法器级联而成的8位二进制并行加法器，并用GW48-CK或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个VHDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。　　4．参考资料　　本书4.3节、4.4节、4.5节、5.1节、5.2节和6.1节。 7.2 实验二：序列检测器的设计　　1．实验目的　　(1) 熟悉Quartus Ⅱ/ISE Suite/ ispLEVER软件的基本使用方法。　　(2) 掌握GW48-CK或其他EDA实验开发系统的基本使用方法。　　(3) 学习VHDL程序中数据对象、数据类型、顺序语句和并行语句的综合使用。 　　2．实验内容　　序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，这在数字通信领域有广泛的应用。现要求设计一个8位的序列检测器，在检测过程中，任何一位不相等都将回到初始状态重新开始检测；当一串待检测的串行数据进入检测器后，若此数在每一位的连续检测中都与预置的密码数相同，则输出“A”，否则输出“B”。　　用GW48-CK或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个VHDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。　　4．参考资料　　本书4.3节、4.4节、4.5节、5.1节、5.2节和3.9.2节。 　　7.3 实验三：PWM信号发生器的设计　　1．实验目的　　(1) 熟悉Quartus Ⅱ/ISE Suite/ispLEVER软件的基本使用方法。　　(2) 熟悉GW48-CK或其他EDA实验开发系统的基本使用方法。　　(3) 学习VHDL程序中数据对象、数据类型、顺序语句和并行语句的综合使用。 　　2．实验内容　　设计并调试好一个脉宽数控调制信号发生器，此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的，它的输出信号的高/低电平脉宽可分别由两组8位预置数进行控制。　　用GW48-CK或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个VHDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。 　　　7.4 实验四：数字频率计的设计　　1．实验目的　　(1) 熟悉Quartus Ⅱ/ISE Suite/ispLEVER软件的基本使用方法。　　(2) 熟悉GW48-CK或其他EDA实验开发系统的基本使用方法。　　(3) 学习VHDL基本逻辑电路的综合设计应用。　　2．实验内容　　设计并调试好8位十进制数字频率计，并用GW48-CK或其他EDA实验开发系统(事先应选定拟采用的实验芯片的型号)进行硬件验证。 　　3．实验要求　　(1) 画出系统的原理框图，说明系统中各主要组成部分的功能。　　(2) 编写各个VHDL源程序。　　(3) 根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。　　(4) 根据选用的EDA实验开发装置编好用于硬件验证的管脚锁定表格或文件。　　(5) 记录系统仿真、逻辑综合及硬件验证结果。　　(6) 记录实验过程中出现的问题及解决办法。　　4．参考资料　　本书4.3节、4.4节、4.5节、5.1节