西南交大数字电子技术第5章范例.ppt

实现电路如右图所示： 简化后的GAL原理图 5.2.2 复杂可编程逻辑器件和现场可编程门阵列 1、CPLD CPLD的结构如下图所示，实现功能的核心是逻辑快 可编程内部连线 可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。 连线区的可编程连接一般由E2CMOS管实现。 可编程连接原理图 内部连线 宏单元或 I/O 连线 E 2 CMOS 管 T 当E2CMOS管被编程为导通时，纵线和横线连通；未被编程为截止时，两线则不通。 2、FPGA CPLD用可编程“与-或”阵列实现逻辑函数。编程基于E2PROM或快闪存储器。 FPGA是用查找表(LUT)实现逻辑函数。复杂函数使用众多的LUT和触发器实现。编程基于SRAM。 FPGA结构 FPGA包括：可编程逻辑块、可编程互联开关、可编程I/O模块。 逻辑块 互连开关 I/O 5.3 Verilog HDL语言简介 硬件描述语言（Hardware Description Language, HDL）是一种利用文本的形式描述数字电路系统的方法； HDL可以用来描述组合逻辑电路和时序逻辑电路； 描述方式主要分为三种：结构级描述、数据流型描述和行为级描述 5.3.1 组合逻辑电路的实例 三种描述方式的区别： 行为级只对行为和功能进行描述，可以不需要得到逻辑