网站大量收购闲置独家精品文档,联系QQ:2885784924

工艺之氧化(五)12解答.ppt

  1. 1、本文档共95页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 作业题: 1. 试分析(100)、(110)、(111)晶面Si衬底的氧化速率。 2. 在微米级(假设1 mm)光刻工艺条件下,能否制备纳米级(100 nm)Si结构(如线条)?怎样做?试分析在不同晶面Si衬底上实施的情况。 3. 为什么一般MOS集成电路多采用(100)晶面Si片? * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 在800~1000 0C,对于(100)、(110)、(111)晶面,L分别为6.9、7.8、6.0nm 5.7.2 薄氧化层的制备 随着MOS管沟道长度不断减小,栅氧化层的厚度也要按比例减薄,这可防止短沟效应 在ULSI中,薄栅氧化层(10 nm)应满足下列关键要求 低密度缺陷 好的抗杂质扩散势垒特性 Si-SiO2界面处界面态、固定电荷密度低 在热载流子应力和辐射条件下稳定性好 低thermal budget工艺 影响薄氧化层生长的几个最重要方面: 氧化之前对Si片进行化学清洗情况 表面上亚氧化层(SiO)的形成 溶解在衬底间隙中的氧的数量 高质量薄栅氧化层制备工艺 化学清洗 高温氧化 调整栅材料 CVD和叠层氧化硅 一、化学清洗(I) 消除表面有机物、金属离子、金属原子、碱性离子等 浓H2SO4+双氧水 去除有机物,即除C 过氧化氢对有机物、非金属和大多数金属有氧化能力,使难溶变为可溶 I号液的清洗:NH4OH+H2O2+H2O 可充当络合剂作用(与许多金属离子形成可溶的络合物) 过程:吸附硅片上的金属,氧化后再络合成可溶物被去除 一、化学清洗(II) II号液的清洗: HCl+H2O2+H2O H2O2氧化,HCl络合物可溶,HCl还可和金属氧化物、活泼金属反应,生成可溶性盐 (上述第2、3步又称为RCA清洗工艺,通常会生长出10~20?的氧化层,可用稀HF去除) 二、高温栅氧化 先前的薄栅氧技术是通过降低温度来降低生长速率 高温栅氧化优点: T↑ 界面态、固定电荷↓(高温处理使界面附近的原子比例趋向于相对稳定的平衡状态,减少Si+) 提高MOSFET的电子、空穴迁移率(界面光滑) 提高器件可靠性(高温下使氧化硅黏性流动,减少界面应力) 快速热氧化(RTO)工艺成为有吸引力的替代方案 可以在合适的高温下实现短时间氧化 三、调整栅材料(I) 以化学方法引入可控的杂质量,以改进界面特性 譬如在Si-SiO2界面引入N或F 氮氧化硅(Si2N2O)材料的优点: 介电常数大,增加电流驱动能力 减少Si-SiO2界面应力 更强的抗击穿性能 极好的扩散阻挡层(MOS中,阻止高掺杂多晶硅栅中的硼到达沟道) 较低的空穴陷阱密度,并在高场应力下可减少电子陷阱产生,在X射线辐照下可减少界面态和中性陷阱产生 三、调整栅材料(II) 氮氧化工艺方法:将热生长的SiO2在NH3中或N2O中处理(如退火) NH3工艺容易造成剩余氮化诱生的电子陷阱,从而使p沟MOSFET可靠性变坏 N2O工艺可消除任何含氢物质,因此可避免与氢有关的缺点 已开发的N2O处理工艺有: 在纯N2O中的Si的氧化 在N2O中氮化热生长SiO2 在N2O中致密和氮化CVD SiO2 在NH3中N2O氧化硅的氮化,用于p+多晶硅栅的p-MOSFET 四、CVD和叠层氧化硅(I) 与热生长氧化相比,淀积氧化有以下优点: 淀积氧化几乎不受硅衬底缺陷的影响 低温工艺 淀积后N2退火的氧化膜压应力小于常规的热氧化膜 淀积后N2O退火的氧化膜与热生长SiO2相比具有更优良的载流子稳定性 叠层氧化硅由热氧化SiO2垫层和淀积SiO2顶层组成 叠层的缺陷密度减少,因各层缺陷不重合 Si-SiO2界面应力接近于零,因各层之间应力补偿。导致工艺诱生损伤大为减少 叠层中低场击穿数目大大小于常规热氧化 可优化底部热氧化层厚度与顶部淀积层厚度之比,以得到更长的击穿时间和更低的缺陷密度 四、CVD和叠层氧化硅(II) SiO2/Si3N4(ON)或SiO2/Si3N4/SiO2(ONO)叠层 各层中微孔不重合,可防早期柵介质失效 采用Si3N4增加薄膜的有效介电常数,并提高抗B透入能力 §5.8 硅的局部氧化 半等平面工艺(LOCOS) 等平面工艺 优点: 表面平整,有利于金属布线,提高电路可靠性 减少芯片面积,提高集成度(对光刻要求放宽) 水汽中1000度90分钟的模拟结果 §5.9

文档评论(0)

1112111 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档