微机原理CH2 8086系统结构.pptVIP

第二章 8086系统结构 2.1 8086CPU结构 2.2 8086CPU的引脚及其功能 2.3 8086存储器组织 2.4 8086系统配置 2.5 8086CPU时序 2.6 小结 2.1 8086CPU结构 数据总线：16位 地址总线：20位 内存空间：CPU可直接寻址1MB内存空间 端口地址线：16位 时钟频率：　5MHz、 8MHz、 10MHz 工作模式：单处理器工作模式、多处理器工作模式 流水线工作方式：取指令、执行指令并行进行 兼容性：与8080、8085兼容 寄存器：用于存放运算过程中所需要操作数地址、操作数及中间结果； 特点：在CPU内部； 存取速度比存储器快得多； 容量小； 8086CPU内部有4组16位寄存器（P24 图2-2）。 将5394H与-777FH两数相加，并说明其标志位状态 0101 0011 1001 0100 + 1000 1000 1000 0001 1101 1100 0001 0101 运算结果：-23EBH 标志位：CF=0，DF=0，AF=0 ZF=0，SF=1，OF=0 TF(单步标志)：T=1可使微处理器进入跟踪方式，即单步调试状态。 IF(中断允许标志)：用来控制CPU是否能够响应可屏蔽中断。IF＝1表示允许CPU响应可屏蔽中断。 DF(方向标志)：在串操作指令中，通过 D 可选择对 DI / SI 寄存器的内容进行递增或递减方式. D=1,寄存器内容自动递减; D=0,则相反。 2.2 8086CPU的引脚及其功能 1、8086CPU芯片：40引脚、双列直插式封装、由于工艺限制，部分引脚采用分时复用技术； 2、8086CPU有两种工作模式： 最小模式：只有8086CPU一个处理器（单机系统） 最大模式：有两个或多个微处理器，系统中所需要的控制信号由总线控制器8288提供（多机系统） 1、P28 图2-3 8086CPU外部引脚 P28－P31 各引脚定义 2、外部引脚信号小结 地址/数据线（20） A19/S6～A16/S3, AD15～AD0 特点：分时复用 T1:地址有效，T2～T4:数据或状态有效 电源、地线（3） 1.8088CPU指令队列长度是4个字节； (见P33) 2. BIU的总线控制电路与外部交换数据的总线宽度是8位；与专用寄存器组之间的DB宽度也是8位； 3.8088的外部数据总线只有8位； 4.8088中，用IO/M#信号代替M/IO#信号线； (28脚) 5.8088中， BHE#(34脚)信号线改为SS0# 2.3 8086存储器组织 1、存储器地址的分段管理 存储器的要求：以字节为单位存储信息， 每个存储单元有唯一的地址。 分段管理的原因：8086系统有20根地址线可寻址1MB内存空间，即需要20位的物理地址，但CPU内部寄存器只有16位（只能寻址64K字节）。为扩大寻址范围，所以采取存储器的分段管理。 分段方法： 1MB的存储器空间分成许多逻辑空间，每一个逻辑空间是存储器中可独立寻址的一个逻辑单位，称逻辑段，每个段的长度最大64K字节。 分段管理的特点： ①起始点可浮动； ②可分开或重叠； ③实际地址由段地址、段内偏移地址组成； ④段首地址必须能被16整除 2、物理地址的形成 逻辑地址：存储器的任一个逻辑地址由段基址和偏移地址组成，程序设计时采用。 段基址：偏移地址 物理地址：存储器的绝对地址，从00000~FFFFFH，它是由逻辑地址变换而来。 即：物理地址=段基址×10H + 偏移地址。 物理地址的实现： 用BIU中的地址加法器来实现逻辑地址到物理地址的转换； CPU访问内存时，段寄存器的内容(段基址)自动左移4位(二进制)，与段内16位地址偏移量相加，形成20位的物理地址； 过程如右图所示： 3、逻辑地址的来源 访问存储器的操作类型不同， BIU所使用的逻辑地址来源也不同。（逻辑地址的来源如下表所示） 段寄存器与其他寄存器组合寻址存储单元的示意图 有逻辑地址DS：DI＝1000H：2000H,求物理地址 物理地址为： DS×16+DI= 1000H×10H＋2000H=12000H 已知物理地址12345H，写出两组逻辑地址 1000H：2345H 1234H：0005H 1001H：2335H 等等 已知CS=1055H，DS=250AH，ES=2EF0H, SS=8FF0H,数据段有一操作数，其偏移地址=0204H， 1) 画出各段在内存中的分布 2) 指出各段首地址 3)