3组合逻辑电路m讲解.pptVIP

常用的七段显示译码器还有 CC4511等CMOS集成电路。 这种集成电路不允许任何引线端子悬空，在连接电路时必 须要加以注意。 CC4511 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 BI 图示为集成显示译码器CC4511的管脚排列图。其中A2~A0为输入端；a~g为输出端，还有电源端和“地”端；其余为控制端。 正常工作状态下，LT、BI需接高电平，LE锁定端应始终接低电平，均处无效态，在数据输入端A3、A2、A1、A0输入一组8421BCD码，在输出即可得到一组7位的二进制代码，代码组送入数码管，就可以显示与输入相对应的十进制数。 74LS48 功能真值表 CC4511 七段显示译码器功能真值表 3.5.1 数据选择器 在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为多路选择器。 多路选择器可实现将数据源传来的数据分配到不同通道上，因此它类似于一个单刀多掷开关，如图所示。 数据选择器根据地址选择信号，从而将输入数据分配到相应的通道上。两个74LS153芯片可构成八位数值比较器时，可将低位的输出端和高位的比较输入端对应相连，高位芯片的输出端作为整个八位比较器的比较结果输出端。 A1 A0 D3 D2 D1 D0 Y 3.5 数据选择器 集成多路数据选择器的规格很多，常用的型号有74LS151、CT4138八选一选择器，74LS153、CT1153双四选一等。 集成多路选择器74LS153中，D0~D3是输入的四路信号；A0、A1是地址选择控制端；S是选通控制端； Y是输出端。输出端Y可以是四路输入数据中的任意一路。 3.5.2 集成数据选择器 选通控制端S为低电平有效，即 时芯片被选中，处于工作状态； 时芯片被禁止，输出 。 A0 A1 D3 D2 D1 D0 Y 在选通状态下，地址控制端A1A0=00时，D0被选通，Y=D0 在选通状态下，地址控制端A1A0=01时，D1被选通，Y=D1 在选通状态下，地址控制端A1A0=10时，D2被选通，Y=D2 在选通状态下，地址控制端A1A0=11时，D3被选通，Y=D3 集成多路选择器的管脚排列图及功能真值表均可在电子手册上查到，关键是要看懂功能真值表，理解其逻辑功能，正确选用型号。 与多路数据选择器相反，有时需要把一条通道上的数字信息分别送到不同的数据通道上，完成这一功能的MSI芯片称为多路数据分配器。 3.3.3 多路分配器 多路分配器的示意图 多路分配器可以直接用译码器来实现，或看做是译码器的一种应用 。 多路分配器和多路选择器配合可用于数据传输。 实现在一条数据线上分时传送多路数据 ； 大大减少连接线，节省导线，降低工程造价。 3.6.1 一位数值比较器 在数字系统中，特别是在计算机中都需具有运算功能，而比 较两个数A和B的大小就是一种简单的运算。根据比较的结果 决定下一步的操作。具有这种功能的电路称为数值比较器。 当对两个一位二进制数A和B进行比较时，数值比较器的比较结果有三种情况，A＜B、A＝B和A＞B。其比较关系见下表： 0 1 0 1 1 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 YAB YA=B YAB B A 显然，YAB=AB， YA=B=AB+AB， YAB=AB。 3.6 数值比较器 据上述关系式可画出一位数值比较器的逻辑电路图如下: 3.6.2 四位数值比较器 A3~A0、B3~B0是相比较的两组4位二进制输入。 10 7 2 15 11 9 1 14 4 6 5 A3 A0 A1 A2 B3 B0 B1 B2 YAB 12 3 13 YA=B YAB CC14585 IAB IA=B IAB ⑴相比较的两组二进制数的输入端 ⑵片扩展端，即级联输入端 ⑶比较结果输出端 两个多位数相比较时，应从高位到低位逐位比较。如果最高位不相等，则可立即判断两个数值的大小；如果最高位相等，则需比较次高位，依此类推，直到最低位。 ★优先级 IAB 的优先级最高； IA=B 的优先级次之； IAB 的优先级最低。 ⑴ ⑵ ⑶ 比较器原理 四位数字比较器逻辑功能表 比较电路用于实现逻辑设计非常有限，不如译码电路和多路选择电路灵活方便。但在某些特殊情况下（例如需要与二进制数码比较）却非常简单，可以大大简化电路设计。 比较器的扩展 COMP低位片 C