EDA设计技术教学课件 第8章 用户定义原语讲解.pptVIP

8位计数器UDP的仿真结果 Bye-bye! * * * * * * 第8章 用户定义原语 用户定义原语 设计并定义新的原语单元的集合称为用户定义原语（User-Defined Primitives，UDP） 两种类型：组合用户定义原语和时序用户定义原语 组合用户定义原语的输入决定输出，常用于组合逻辑电路的建模； 用户定义原语的输出由当前的输出和输入决定，常用于触发器、锁存器等时序电路的建模。 UDP的基本形式 {attribute_instance} primitive udp_identifier ( udp_port_list ) ; udp_port_declaration; //端口申明 ? initial statements; //初始化语句 table //状态表 table_entity; endtable endprimitive UDP的结构形式 前缀{attribute_instance}是对该UDP的属性进行例化的可选项，UDP的属性是由用户定义原语自身特性决定的。例如，指定输入端口的总线宽度参数属性{*Size = 8*}。 udp_identifier是确认符，每个用户定义原语必须指定唯一的确认符。例如定义一个确认符为DFF的D触发器： primitive DFF( Q,D,clk,rst ) ; …… endprimitive UDP的端口列表 udp_port_list是端口列表 Verilog HDL规定UDP只能有一个确定的输出端口 输出端口的逻辑取值可以是0、1或x，不允许z；允许一个或多个输入端口，输入端口接受0、1或x 逻辑值，z值当作x处理。 括号内的端口列表，第一个端口必须是输出端口，之后以逗号分隔各输入端口，例如： DFF( Q,D,clk,rst ) ; UDP的端口列表 输入端口和输出端口分别以关键词input和output申明 紧随其后是端口数据类型申明和端口名 时序逻辑的UDP应申明输出端口的数据类型为寄存器类型 组合逻辑UDP不允许寄存器类型的端口类型申明。 不允许申明双向端口。 例：D触发器的用户定义原语 primitive DFF( Q,D,clk,rst ) ; input D,clk,rst; output Q; reg Q; …… endprimitive UDP的语句体 由初始化语句和状态表组成。 initial和table/endtable语句是用户定义原语的语句体，是对模块的功能进行描述的主体。 primitive DFF(Q,D,clk); input D,clk; output Q; reg Q; ? initial Q = 1b0; table //clk D Qn Qn+1 r 0 : ? : 0; r 1 : ? : 1; f ? : ? : -; ? * : ? : -; endtable endprimitive 用户定义原语的表符号 Verilog HDL规定了丰富的表符号，UDP的状态表描述语句和表达式需遵循表中的符号规定。 符号 符号意义 备注 0 逻辑值0 ? 1 逻辑值1 ? x 未知逻辑值x 两类UDP的输入口都允许使用逻辑值x ? 代替任意0，1或x 输出口不允许使用?符号 b 代替任意0或1 输入口允许，但输出口不允许 - 无变化 仅允许用于时序逻辑UDP的输出口 (vw) v至w的变化 仅允许用于输入口，v和w可以在0，1，x，?和b之间任意取值。 * 等同于(??) 输入口的任意变化 r 等同于(01)或↑ 输入口的上升沿 f 等同于(10)或↓ 输入口的下降沿 p 代替任意(01)、(10)或(x1) 输入口的任意一种正边沿 n 代替任意(10)、(1x)或(