01_EDAv16案例.ppt

* 我校IC基地拥有的EDA工具- 1. ANALOG-MIXED SIGNAL IC SIMULATION Eldo Analog Design Stn SW Mach TA Ap SW AMS Waveform Processor Ap SW ADMS Dual Lang plus RF Stn SW ADMS Dual Lang Mach Stn SW CommLib Op SW ADVance Commlib 晶体管级高精度仿真器 快速、高容量全芯片级仿真器 模拟和数模混合信号波形处理器 业界标准的数模混合IC及RF验证平台 业界标准的全芯片级增强验证平台 用于通信设计的高级建模库 2.IC-FLOW DA-IC Viewerless Ap SW IC Station SDL Bnd SW ICassemble Op SW 高度集成的数模混合信号设计输入管理环境 层次化，原理图驱动版图设计及全芯片组装工具 * 我校IC基地拥有的EDA工具- 3. PHYSICAL VERIFICATION Calibre Interactive Ap SW Calibre RVE/QDB-H Ap SW Calibre DRC Ap SW Calibre DRC-H Op SW Calibre LVS Ap SW Calibre LVS-H Op SW Calibre DESIGNrev Ap SW Calibre xRC Ap SW Calibre XL 与主流设计工具集成的交互验证界面 快速定位和调试查错的工具 全球工业界标准的物理版图设计规则检查工具 全球工业界标准的物理版图和原理图一致性检查工具 全芯片级超大容量快速版图数据验证和查看 全芯片级高精度、层次化寄生参数提取工具 芯片版图寄生电感提取工具 * 我校IC基地拥有的EDA工具- 4 DESIGN FOR TEST MBISTArchitect Ap SW BSDArchitect V8 Ap SW DFTAdvisor Ap SW DFTInsight Op SW FastScan ATPG Ap SW FastScan CPA Op SW FastScan MacroTest Op SW ASICVector Interfaces Op SW 全自动memory内建自测试工具 ASIC设计边界扫描测试工具 提供可测性分析、复杂DFT规则检查和综合的工具 全自动测试向量产生工具 　 测试仪和仿真格式转换工具 5 FPGA DESIGN AND VERIFICATION HDL Designer Ap SW ModelSim SE MixedHDL Ap SW Precision RTL Synthesis Ap SW Precision Phys Synth FPGA Ap SW ASIC/FPGA 语言输入管理工具 VHDL/VERILOG/SYSTEMC语言仿真器 高性能FPGA RTL级综合工具 高性能FPGA物理级综合工具 * 我校IC基地拥有的EDA工具- 6 SOC VERIFICATION Platform Express Ap SW Seamless CVE Kernel Ap SW 复杂SOC的平台级设计和验证工具 业界绝对主流的高效软硬件协同验证工具 7 PCB EXPEDITION BND SW DxDesigner 100 Bndl SW Expedition PCB Pinnacle Ap SW I/O Designer Ap SW IS Synthesizer Ap SW IS_Analyzer Ap SW IS FloorPlanner Ap SW IS Optimizer Ap SW TAU Ap SW QUIET Expert Ap SW HyperLynx EXT Bndl SW HyperLynx GHz Bndl SW 原理图设计输入，库管理以及设计重用套件 PCB 版图设计套件 业界唯一的高度整合FPGA设计和PCB设计自动协作工具 支持高速设计规则驱动PCB的套件 最坏时序情况分析工具 EMI/EMC分析工具 板极设计信号完整性分析工具套件 板极GHZ 设计信号完整性分析工具套件 Thanks! * * * 代码覆盖率Code Coverage 指示Verilog代码描述的功能多少被验证。 有三种计算方法， Statement coverage (block coverage)，验证过程中，设计代码被执行的语句数量。监视代码执行过程中的异常或一些标注例外。 Path coverage，即分支覆盖率，在设计中往往通过分支控制语句来完成对功能的控制，将所有分支控制语句的控制