2.补充-单片机系统结构案例.ppt

自动化与电气工程学院 单片机原理与应用 第二章 MCS-51系列单片机系统结构 自动化与电气工程学院 单片机原理与应用 2.1 MCS-51单片机硬件结构 MCS-51硬件基本配置 8位字长CPU 振荡器和时钟电路 片内4K/8K字节ROM/EPROM、128/256字节RAM 可寻址外部程序存储器和数据存储器各64K字节 二十多个特殊功能寄存器 32线并行 I/O接口 2/3个片内16位定时器/计数器 片内中断处理系统（5/6个中断源，2个优先级） 1个片内全双工串行I/O口 位处理功能 * * * * 2.2 8051引脚功能说明 引脚大致可分为4类：电源、时钟、控制和I/O引脚。 * * 问题1 一个51单片机最小系统（能够工作）？？ 电源 、地 时钟 复位 * * 外接复位电路 复位电路可以上电复位或手动复位 上电复位 在VCC和VSS之间接入RC电路 电源接通，VCC对电容充电，开始由于电容电压不能突变，RST引脚电压等于VCC，随着充电过程电容电压不断上升，RST引脚电压不断下降。 电容容量越大，充电时间常数越大，RST引脚电压下降越慢。 为满足复位要求，必须使RST引脚上电压保持在斯密特触发器的触发门槛电压以上足够长时间。时间为振荡器起振时间加上两个机器周期以上。 8051 复位RST * * 外接复位电路参数 上电复位电路保证在上电开机时对8051进行正确复位。 当VCC上升时间不超过1ms，振荡器启动时间不超过10ms，10uF电容能满足要求。 手动复位是在上电复位电路上并接一复位开关。 C＝10-30uF，R＝4.7K~10K 8051 复位RST * * 8051 并行I/O口 8051有4个8位并行 I/O 接口，各具特殊的电路结构 每位具有自己的锁存器、输出驱动和输入缓冲器 这种结构在输出时锁存，即输出新数据之前通道口上的数据保持不变。 不扩展外部功能时，P0、P1、P2均可做典型I/O口使用，P3作做典型I/O口和第二特殊功能口用； 当外部功能扩展时， P0口做低8位地址和数据总线复用， P2口做高8位地址。 * * P0口 P0口(32-39脚) 包括一个输出锁存器，两个三态缓冲器，一个输出驱动电路和一个输出控制电路。 地址/数据复用总线口 1 输出1，T1通，T2截止 输出0，T2通，T1截止 输入时，控制端为0，CPU自动向P0口写FFH，使T1、T2截止，读引脚缓冲器打开 控制信号为1，输出的地址数据通过与门驱动T1,同时通过反相器驱动T2。 * * 一般I/O口 控制信号为0，与门输出为0使T1截止,输出为漏极开路电路，需外接上拉电阻。 P0口 0 输入时，读引脚缓冲器打开。若之前输出过0，T2通，则引脚上电位始终为0，不能输入高电平1。因此输出转为输入时，必须先写1，使T2截止。 0 VCC 输出0，/Q为1,T2通，输出端为0；输出1，/Q为0,T2截止，输出端为1 4.7~5.1K * * P2口 P2口 当系统外部功能扩展时，P2口输出高8位地址，这时不能再做通用I/O口使。不扩展时可做通用I/O口。输出级能驱动4个TTL负载。 当开关接通地址信号，地址信号通过反相器驱动T1，输出到引脚 当开关接通Q，进行通用I/O口操作。属于准双向口，由输出转为输入状态时，必须先置位锁存器使T1截止。 P2口内部有上拉电阻。 * * P1口 P1口 P1是标准的8位准双向并行通用I/O口。输出级能驱动4个TTL负载。 * * P3口 P3口 P3是双功能口，即可做8位准双向并行通用I/O口，又具有第二变异功能。输出级能驱动4个TTL负载。 P3口做通用I/O口输出时，变异功能控制端为1，与门打开，引脚输出数据。 P3口做第二变异功能输出时，Q为1。 输出时 * * 输入时，Q和变异功能控制端皆为1，变异功能信息取自第一个缓冲器，通用I/O信号取自读引脚缓冲器。 P3第二变异功能 P3口 位线 引脚 第二功能 P3.0 10 RXD（串行输入口） P3.1 11 TXD（串行输出口） P3.2 12 INT0（外部中断０） P3.3 13 INT1（外部中断１） P3.4 14 T0（定时器０的计数输入） P3.5 15 T1（定时器１的计数输入） P3.6 16 WR（外部数据存储器写脉冲） P3.7 17 RD（外部数据存储器读脉冲） * * 8051总线 地址总线（AB）： 地址总线是单向的，用于传送地址信息。 地址总线的宽度为16位，因此外部存储器直接寻址64K。 16位地址总线的构成 由P0口输出低8位地址（A0~A7） ，通过ALE信号将低8位地址锁存到外部地址锁存器 P2口直接提供高8位地址（A8~A15），为P0口接收数据作准备 数据总线（DB）： 一般为双向，