第7章 半导体存储器导论.ppt

7.3 随机存取存储器（RAM） 7.3.2 RAM的结构和工作原理 2. 地址译码器 每片RAM由若干个字组成，每个字由若干位组成，通常信息的读写是以字为单位进行的。不同的字具有不同的地址，在进行读写操作时，可以按照地址选择欲访问的单元。地址的选择是通过地址译码器来实现的。在存储器中，通常将输入地址译码器分为行地址译码器和列地址译码器两部分，给定地址码后，行地址译码器输出线（即字线）中有一条有效，选中该行的存储单元，同时，列地址译码器输出线（即位线）中也有一条有效，选中一列或n列的存储单元，字线和位线的交叉点处的单元即被选中。 7.3 随机存取存储器（RAM） 7.3.2 RAM的结构和工作原理 3. 读/写与片选控制 读/写控制电路的作用是对存储器的工作状态进行控制。在系统中，RAM一般由多片组成，系统每次读写时，只能选中其中的一片（或几片）进行读写，因此每片RAM均需有片选信号线 ， 为片选输入端，低电平有效， 为读/写控制信号。当 =0时，RAM为正常工作状态，若 =1，则执行读操作，存储单元里的数据将送到输入/输出端上；若 =0，则执行写操作，加到输入/输出端上的数据将写入存储单元；当 =1时，RAM的输入/输出端呈高阻状态，这时不能对RAM进行读/写操作。 7.3 随机存取存储器（RAM） 7.3.3 静态RAM（SRAM） 1．SRAM的基本存储单元 静态RAM的基本存储单元通常由6个MOS管组成，如图7-19所示。图中T1、T2为放大管，T3、T4为负载管，这4个MOS管共同组成一个双稳态触发器。若T1导通，则A点为低电平，这样T2截止，B点为高电平，又保证T1导通；与此类似，T1截止而T2导通时，又是另一种稳定状态。A点为高电平B点为低电平代表“1”，B点为高电平A点为低电平时代表“0”，这个双稳态触发器可以保存一位二进制数据。 图中T5、T6为本单元控制管，由X地址译码线控制。T7和T8为一列基本存储单元的 控制管，由Y地址译码线控制。显然，只有当X、Y地址译码线均为高电平时，T5、T6、T7 和T8管都导通，该基本存储单元的输出才能通过T5、T6、T7 和T8管和数据线接通。 7.3 随机存取存储器（RAM） 7.3.3 静态RAM（SRAM） 1．SRAM的基本存储单元 B A T2 T1 T3 T4 VCC T6 T5 T7 T8 接X地址 译码线 接Y地址译码线 数据线 数据线 图7-19 六管静态RAM基本存储单元 静态RAM存储电路MOS管较多，集成度不高，同时由于T1、T2管必定有一个导通，因而功耗较大。静态RAM的优点是不需要刷新电路，从而简化了外部控制逻辑电路，此外静态RAM存取速度比动态RAM快，因而通常用作微型计算机系统中的高速缓存。 7.3 随机存取存储器（RAM） 7.3.3 静态RAM（SRAM） 2．存储矩阵 图7-20 基本SRAM阵列 RAM中的基本存储单元以行和列组织起来，图7-20为一个n×4阵列的基本SRAM阵列。行中所有基本存储单元共享相同的行选择线。数据线的每一个集合（Di ， ）进入给定列中的每个单元中，并经过数据输入/输出缓冲器和控制电路，成为单个数据线的一个输入或输出（数据I/O）。 数据输入/输出缓冲器和控制 数据I/O 位0 数据I/O 位1 数据I/O 位2 数据I/O 位3 行选择线0 行选择线1 行选择线n 行选择线3 ┇ ┇ ┇ ┇ ┇ 行选择线2 基本 存储单元 7.3 随机存取存储器（RAM） 7.3.4 动态RAM（DRAM） 图7-20 基本SRAM阵列 与静态RAM一样，动态RAM也是由许多基本存储单元按行、列形式构成的二维存储矩阵。在基本存储单元电路中，二进制信息保存在MOS管栅极电容上的，电容上充有电荷表示“1”，电容上无电荷表示“0”，即动态RAM是利用电容存储电荷的原理来保存信息的。 刷新 放大器 行选择信号 列选择信号 基本存储单元 数据输入/输出线 C T 7.3 随机存取存储器（RAM） 7.3.4 动态RAM（DRAM） 图7-22 动态RAM存储器阵列 一个由单管基本存储单元电路及相关外围控制电路构成的动态RAM存储阵列如图7-22所示。由该图可见，整个存储阵列由1024行、1024列构成，具有1M×1组织的1048576位（1M位）DRAM的方块图，图中深灰色的方块表示刷新逻辑。 1024 1 1 2 输入输出缓冲器 和读放大器 ? 1024 ? 列 译 码 器 ┆ ┆ ┆ ······ 1 ? 存储矩阵 1024行×1024列 ? 1024 ? 行 译 码 器 ┆ ┆ ┆ 数 据 选 择 器 行地址 锁存器 刷新计数器 刷新控制 和 计时 列地址 锁存器 DOUT DI