第三章存储系统[四]导论.pptVIP

第三章 存储系统 原因：主存工作速度总落后于CPU的需求,主存容量总是落后于软件的需求. 提高存储器性能的方法： 提高主存工作速度—(1)提高主存读写速度:从最早使用的DRAM到后来的FPM DRAM、EDO DRAM、SDRAM 、DDR SDRAM 和若RDRAM等;(2)在DRAM芯片中采用高速存取方式,如相联存储器、双端口存储器等;(3)采用并行主存技术. 改善系统结构—采用多级存储体系结构 3.6.1 相联存储器(CAM——Content Access Memory) 一、相联(联想)存储器的实质(工作原理) 与常规存储器按地址访问不同,CAM是既可按地址寻址,又可按内容(通常是某些字段)寻址. CAM的每个字由若干字段组成,待检索的某字段作为关键字,用它与存储体中所有单元进行比较,找出关键字相同的所有数据字. 用于信息检索、Cache和虚拟存储器. 二、相联存储器的结构与功能 结构框图如下： 3.6.2 双端口存储器 端口：指读/写控制电路。 常规存储器为单端口存储器，即每次只能接收一个地址，访问一个存储单元。在高速系统中，主存是信息交换的中心，CPU、外设需要频繁访问主存，而单端口存储器每次只能接受一个访存者，影响工作速度。 双端口存储器：具有两个彼此独立的读/写口，每个读/写口有独立的地址寄存器和译码电路，可以并行地独立工作。 3.6.3 多模块交叉(多体交叉)存储器 低位交叉编址:同一存储体中的地址是不连续的,程序连续存放在相邻体中.存储器地址寄存器的低位部分选择不同的存储体,而高位部分则指向存储体内的存储字. 高位交叉编址特点:地址高位选择模块,地址低位选择字;某模块进行存取时,其它模块不工作;某模块出现故障时,不影响其它模块;扩容方便;各模块串行工作,存储器带宽受限. 低位交叉编址特点:地址低位选择模块,地址高位选择字;连续地址分布在不同模块中,模块可同时并行工作,提高了带宽;但一个模块出错,则程序出错. 例:一个四体并行交叉存储器，每个模块的容量是16K×32位，存取周期为200ns，在下述说法中( )是正确的。 在200ns内，该存储器能向CPU提供256位二进制信息 B. 在200ns内，该存储器能向CPU提供128位二进制信息 C. 在50ns内，每个存储模块能向CPU提供32位二进制信息 D. 在50ns内，该存储器能向CPU提供128位二进制信息 (3)多体交叉存储体分时工作原理 无论多体存储器中有几个分体,CPU与主存之间数据通路仍是一个W位.n个W位如何在一个存储周期Tm中读出? 分时启动多个分体,使得每个Tm周期内得到多个单体字宽的数据. 设主存有n个分体(模块),各自的存取周期都是Tm； 则第一个分体启动后,每隔1/n个Tm再启动下一个分体. 例:设有4体交叉的存储器,分时即每隔1/4Tm启动一个分体.要点:存储器读出虽用一个Tm,一旦读出后在主存——CPU的总线上传递的速度以及处理的速度要比读内存快得多. 例:设存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织.存储周期T=200ns,数据总线宽度为64位,总线传送周期?=50ns.问顺序存储器和交叉存储器的带宽各是多少? 解:二者读出4个字的信息量均为64 × 4=256位； 所需时间不同,分别为: T1=T+(m-1)?=350ns T2=mT =800ns 带宽分别为： W1=256/350=73 × 107位/s W2=256/800=32 × 107位/s 例:某机器采用4体交叉存储器,今执行一小段循环程序,此程序放在存储器的连续地址单元中.假设每,条指令的执行时间相等,而且不需要到存储器存取数据,请问在下面两种情况中(执行的指令数相等),程序的运行时间是否相等? (1)循环程序由6条指令组成,重复执行80次. (2)循环程序由8条指令组成,重复执行60次. 解:(1)回顾—计算机系统既可按照字节寻址,也可按照字寻址.若某机主存容量为16K×32位,如果采用字编址,地址码14位,如果采用字节编址,则地址码为16位。见下图。 解:本题目中,主存容量为4MB,Cache容量为4KB,字长为32位(4B),字块大小为8个字(32B),则地址分配见下图所示. (2)由于Cache初始为空,且块长为8,故CPU第一次读出100个字时,共有13次未命中(即读第0、8、16、…、96号单元时未命中),以后9次重复读这100个字时,均命中,故命中率为: (100×10-13)/1000 ×100% =98.7% (3)平均访问时间=0.987×50ns+(1-0.987) ×500ns=55.85ns