单元加法器编码器.pptVIP

* 在数字电路中，常用的组合逻辑集成电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑集成电路的基本结构、工作原理和使用方法。 20. 7 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 0 0 0 1 0 1 1 0 A B C S 0 0 0 1 1 0 1 1 真值表 逻辑图 =1 A B S C 逻辑符号 CO A B S C ? 半加运算不考虑从低位来的进位 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 20. 7 .1 半加器 20. 7. 2 全加器 输入 Ai 表示两个同位相加的数 Bi Ci-1 表示低位来的进位 输出 表示本位和 表示向高位的进位 Ci Si 全加：实现两个一位二进制数相加，且考虑来自低位的进位。 逻辑符号： 全加器： Ai Bi Ci-1 Si Ci CO ? CI (1) 列逻辑状态表 (2) 写出逻辑式 Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 0 1 1 0 0 1 0 1 1 1 1 0 逻辑图 例：用四个1位全加器组成一个逻辑电路以实现两个4位二进制数A-----1101和B-------1011的加法运算。 Ai Bi Ci-1 Si Ci CO ? CI 串行进位：运算速度慢，但电路简单。 T692型集成全加器：四位串行加法器 设计编码器的过程：确定n?列编码表?写出逻辑式并进行化简?画出逻辑图。 编码——用数字或某种文字和符号表示某一对象或信号的过程。 N个状态, n 位二进制代码: 2n?N 20. 8 编码器 具有编码功能的逻辑电路称为编码器。 把二进制码按一定规律编排，使每组代码具有一特定的含义。 逻辑电路中的编码： 20. 8. 1 二进制编码器 将输入信号编成二进制代码的电路。 2n个 n位 编码器 高低电平信号 二进制代码 二进制编码器结构框图 （1）确定n (1) 将 I0、I1、…I7 8个信号编成二进制代码。 (2) 编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。 解： 分析要求： 输入有8个信号，即 N=8，根据 2n ? N 的关系，即 n=3，即输出为三位二进制代码。这种编码器称为8线-3线编码器。 例：设计一个编码器，满足以下要求： （3）写出逻辑式 Y2 =I4I5I6I7 =I4+I5+I6+I7 =I4+I5+I6+I7 Y1 =I2I3I6I7 =I2+I3+I6+I7 =I2+I3+I6+I7 Y0 =I1I3I5I7 =I1+I3+I5+I7 =I1+I3+I5+I7 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 1 1 (2) 列编码表： I0 I1 I2 I3 I4 I5 I6 I7 输入 输 出 Y2 Y1 Y0 3位二进制编码器的逻辑图 I1 I2 I3 I4 I5 I6 I7 1 1 1 1 1 1 1 （4）画出逻辑图 Y2 Y1 Y0 Y2 =I4I5I6I7 Y1 =I2I3I6I7 Y0 =I1I3I5I7 将十进制数 0~9 编成二进制代码的电路 20. 8. 2 二 – 十进制编码器 表示十进制数 4位 10个 编码器 输入信号 二进制代码 Binary-Coded-Decimal 二 —十进制代码（BCD码） 0 1 2 3 4 5 6 7 8 9 十进制数 8421码 2421码 5421码 余3码 有 权 码 无 权 码 余3循环码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111