第3讲定点加法.pptVIP

* * 计算机组成原理 Principles of Computer Organization 广义双语教学课程 09/skyclass25/ 青岛理工大学 校级精品课程 /ec/C84/ 第3章 运算方法和运算部件 ( 2 ) The addition of two numbers in the signed-magnitude system follows the rules of ordinary arithmetic. If the signs are the same, we add the two magnitudes and give the sum the common sign. If the signs are different, we subtract the smaller magnitude from the larger and give the result the sign of the larger magnitude. This a process that requires the comparison of the signs and the magnitudes and then performing either addition or subtraction. 原码加减运算要比较参与运算两数的符号和绝对值大小。做加法时是同号相加，异号相减，和的符号取决于绝对值较大的数。做减法则是同号相减，异号相加，差的符号取决于绝对值较大的数。 §2.1.3　加法器 加法器（Adder）是用来完成两个n位二进制数的加法/减法运算的部件，它由全加器（Full-Adder）和进位链组成。 对两个操作数X、Y的第i位Xi和Yi以及低位向本位的进位Ci-1进行求和，产生本位和Fi及向高位的进位Ci的逻辑电路称为全加器 全加器的逻辑表达式为： Ci = Xi Yi＋（Xi＋Yi）Ci-1 全加器的逻辑符号为： Yi Xi Fi Ci FAi Ci-1 产生和传递进位信号的逻辑结构称为进位链 Carry-generation logic 并行加法器和进位链 能对相加的两个 n 位二进制数的所有数位同时进行求和的加法器称为并行（Parallel）加法器。它是用 n 个一位全加器相连而组成的一个 n 位加法器。 1．串行进位（Serial Carry）加法器 …… Xn Yn X2 Y2 X1 Y1 Fn F2 F1 Cn-1 Cn C2 C1 FAn FA2 FA1 C0 串行进位加法器中，各位全加器的进位信号以串联形式逐位传递，逐位产生。 串行进位又叫行波进位（Ripple Carry），其每一位的进位直接依赖于前一级的进位，是逐级形成的。串行进位链结构简单，但运算速度却受进位的延迟时间的严重影响。 例如： X 1111 1111 1111 1111 Y 0000 0000 0000 0001 进位 C 1111 1111 1111 1111 和 F 10000 0000 0000 0000 每一位的半加和可立即产生，而真正的和F要等低位的进位信号到来后才能产生。 进位在传递过程中每经过一级门都要产生延迟。每个全加器的进位延迟时间是 2tpd Ci = Xi Yi＋（Xi＋Yi）Ci-1 = Xi Yi＋ XiCi-1＋YiCi-1 例如，16位串行进位加法器的进位延迟时间是32tpd。 N位串行进位加法器的进位延迟时间是 2Ntpd 2．并行进位（ Parallel Carry）加法器 为了提高运算速度，必须改变进位逐位传递的路径，减少进位传递的时间。 进位Ci 可分解为 Xi Yi 和(Xi+Yi)Ci－1两部分。其中， Xi Yi 仅取决于本位参加运算的两数Xi和Yi，而与低位传来的进位Ci－1无关，称为第i位产生的本地进位。 可用进位产生函数 Gi =Xi Yi 表示。 （Xi+Yi）Ci－1为第i位产生的传送进位或条件进位，称(Xi+Yi) 为进位的传送条件，它决定从低位来的进位是被接通还是被阻断。 可用进位传递函数 Pi = Xi+Yi 表示。 将Pi和Gi 代入进位表达式中进行递推，得出： Ci = Xi Yi＋（Xi＋Yi）Ci-1 递推的结果，所有各位的进位都直接依赖最低位进位C0，即所有各位的进位可以直接从C0并行产生，因此又称为超前(先行)进位。 Carry -lookahead。 并行进位链的进位延迟时间是 3tpd。