DSP器件及其应用-DSP的硬件结构技巧.ppt

* 乘积寄存器的输出可左移1位或4位，这对于实现小数算术运算或调整小数乘积很有用。PR的输出也可右移6位，这样可连续执行128次乘/加而无溢出。 * * * * * * * * * * * 图3-8 比较、选择和存储单元 结构：比较单元COMP,TRN,TC用于记录比较结果 选择单元：MSW/LSW 存储通过EB0～15完成（输出） 输入为A,B,桶型移位寄存器 3.5 比较、选择和存储单元（CSSU） 3 中央处理单元（CPU） TMS320C54x的硬件结构 * [例3-5] CMPS指令的操作 CMPS A, *AR1 功能：对累加器A的高16位字（AH）和低16位字（AL）进行比较， 如果AHAL，则AH→*AR1，TRN左移1位，0→TRN(0)，0→TC； 如果AHAL，则AL→*AR1，TRN左移1位，1→TRN(0)，1→TC。 3.5 比较、选择和存储单元（CSSU） 3 中央处理单元（CPU） TMS320C54x的硬件结构 * 指数编码器是用于支持单周期指令EXP的专用硬件。 指数编码器是一个用于支持指数运算指令的专用硬件，可以在单周期内执行EXP指令，求累加器中数的指数值。 功能:支持指令EXP和NORM完成规格化定点数操作。 规格化定点数格式：T中存指数，A中存尾数。 3.6 指数编码器 3 中央处理单元（CPU） 图3-10 指数编码器 TMS320C54x的硬件结构 * TMS320C54x CPU有3个状态和控制寄存器： 状态寄存器0（ST0） 状态寄存器1（ST1） 处理器工作方式状态寄存器（PMST） ST0和ST1中包含各种工作条件和工作方式的状态；PMST中包含存储器的设置状态及其他控制信息。由于这些寄存器都是存储器映射寄存器，所以都可以快速地存放到数据存储器，或者由数据存储器对它们加载，或者用于程序或者中断服务程序保存和恢复处理器的状态。 3.7 CPU状态和控制寄存器 3 中央处理单元（CPU） TMS320C54x的硬件结构 * 1.状态寄存器0（ST0） ST0反映寻址要求和计算的中间运行状态，地址：0006H 3.7 CPU状态和控制寄存器 3 中央处理单元（CPU） 状态寄存器ST0各位的定义： 15-13 12 11 10 9 8-0 ARP TC C OVA OVB DP ARP——辅助寄存器指针，指定用于兼容模式下间接寻址的辅助 寄存器；当DSP工作于标准模式（CMPT=0）时，ARP必须 保持为0； 各位的功能描述： TMS320C54x的硬件结构 * TC——测试/控制标志位，存储算术运算单元ALU的测试位操作 结果； TC受BIT、BITF、BITT、CMPM、CMPR、CMPS和 SFTC指令的影响，TC的状态决定了是否需要条件转移、 调用、执行和执行返回指令； C——进位位 如果加法运算的结果产生了进位，则C=1； 如果运算产生了借位，则C=0； 除了带16位移位的ADD和SUB指令外，如果加法中没有 进位或减法中没有借位，则在加法运算之后C=0，在减 法运算之后C=1； 1.状态寄存器0（ST0） 3.7 CPU状态和控制寄存器 3 中央处理单元（CPU） * OVA——累加器A的溢出标志位； OVB——累加器B的溢出标志位； 不论是ALU还是乘法器中的累加器，当结果目的操作 数使累加器A产生溢出时，OVA=1；使累加器B产生 溢出时，OVB=1； DP——数据存储器页指针，此9位与指令中的低7位一起形成16 位直接寻址方式下的数据存储器地址DP域可通 过带短立即数的LD指令或从数据存储器中装载； 当ST1中的操作模式位CPL=0时执行此操作； 1.状态寄存器0（ST0） 3 中央处理单元（CPU） 3.7 CPU状态和控制寄存器 TMS320C54x的硬件结构 * 15 14 13 12 11 10 9 8 7 6 5 4-0 BRAF CPL XF HM INTM 0 OVM SXM C16 FRCT CMPT ASM BRAF——块重复操作标志位 块重复有效标志，由其指示块重复是否当前有效；