半加器.docVIP

洛阳理工学院实验报告 系部 计算机与信息工程系 班级 B090507 学号 姓名 李慧敏 课程名称 PLD原理与应用 实验日期 9.27 实验名称 QUARTUSⅡ开发环境熟悉 成绩 实验目的： 1、熟悉QUARTUSⅡ开发环境； 2、熟悉工程、文件、实体、结构体的建立，编译、修改、仿真。 实验条件： 装有QUARTUSⅡ软件的电脑 实验内容与步骤： 利用QuartusⅡ设计系统之前，应该先建立一个文件夹，此文件夹可作为QuartusⅡ默认的工作库。QuartusⅡ中任何一项设计都是一项工程，在工程设计过程中，会产生许多仅扩展名不同的同名文件，放在同一个文件夹下，便于统一管理。出于同样的原因，不同的设计项目最好放在不同的文件夹中。 半加器及其VHDL的描述与仿真： 编辑文件 （1）启动Quartus 双击桌面上的QuartusⅡ图标或单击开始按扭，启动QuartusⅡ。 （2）编辑文件 单击标题栏中的File→New对话框，单击New对话框的Device Design Files选项卡，选择编译文件的语言类型，这里选择VHDL Files，选好后单击【OK】按钮，打开VHDL文本编辑器窗口，并在其中输入如图所示的程序，这是一个与门的VHDL程序。 1 - 1 半加器h_adder工程的VHDL程序 输入完成之后，单击File→Save As