理想半导体材料原子静止在具有严格周期性晶格的格点位置.pptVIP

理想半导体材料 原子静止在具有严格周期性晶格的格点位置上 晶体是纯净的，即不含杂质 (与组成晶体材料的元素不同的其它化学元素) 晶格结构是完整的，即具有严格的周期性 实际半导体材料 原子在平衡位置附近振动 含有杂质； 晶格结构不完整，存在缺陷 杂质和缺陷的影响 使周期性势场受到破坏，有可能在禁带中引入能级，从而对半导体的性质产生影响 影响半导体器件的质量（如性能等） 对半导体材料的物理性质和化学性质起决定性的影响（如提高导电率） 本章目的：介绍杂质和缺陷的基本概念 105硅原子中掺1个硼原子，则比单纯硅晶的电导率增加了103倍 杂质 与组成晶体材料的元素不同的其他化学元素 形成原因 原材料纯度不够 制作过程中有玷污 人为的掺入 分类(1)：按杂质原子在晶格中所处位置分 间隙式杂质 替位式杂质 杂质原子位于晶格原子的间隙位置 要求杂质原子比较小 杂质原子取代晶格原子而位于格点处 要求杂质原子的大小、价电子壳层结构等均与晶格原子相近 两种类型的杂质可以同时存在 杂质在半导体中的主要存在方式是替位式 分类(2)：按杂质所提供载流子的类型分 施主杂质 受主杂质 第V族杂质原子替代第IV族晶体材料原子 能够施放(Discharge)电子而产生导电电子，并形成正电中心的杂质（n型杂质） 第III族杂质原子替代第IV族晶体材料原子 能够接受(Accept)电子而产生导电空穴，并形成负电中心的杂质（p型杂质） 施主杂质(IV-V) 杂质电离 杂质电离能 离化态 中性态 提供载流子：导带电子 杂质电离 在一定能量下，杂质中电子脱离原子束缚而成为导电电子的过程 杂质电离能 杂质电离时所需要的最少能量 ΔED=Ec-ED，一般来说ΔED Eg 离化态 杂质吸收能量释放电子后形成的带电中心 中性态 未电离时称为中性态或者束缚态 受主杂质(IV-III) 杂质电离 杂质电离能 离化态 中性态 提供载流子：价带空穴 小结： 施主杂质和受主杂质都是浅能级杂质 施主杂质能级靠近导带底，受主杂质能级靠近价带顶 杂质电离能非常小 （Eg通常为1ev左右，而ΔED只有零点几个ev左右） 施主杂质和受主杂质为半导体材料提供载流子 施主杂质为导带提供电子 （掺施主杂质的半导体为n型半导体） 受主杂质为价带提供空穴 （掺受主杂质的半导体为p型半导体） n型半导体：电子的数目远大于空穴的数目（或者说以电子导电为主） p型半导体：空穴的数目远大于电子的数目（或者说以空穴导电为主） 本征半导体：没有掺杂的半导体 杂质的补偿作用 假设在半导体晶体中同时存在施主杂质和受主杂质，则两种杂质之间有相互抵消作用 NDNA 经补偿后，导带中电子浓度为 ND-NA≈ND 半导体为n型半导体 NAND 经补偿后，导带中空穴浓度为 NA-ND≈NA 半导体为p型半导体 ND ≈ NA 虽然杂质很多，但不能给半导体材料提供更多的电子和空穴 杂质的高度补偿 控制不当，使得ND ≈ NA 施主电子刚好够填满受主能级 虽然杂质很多，但不能给半导体材料提供更多的电子和空穴 一般不能用来制造半导体器件 （易被误认为纯度很高，实质上含杂质很多，性能很差） 本征半导体 电子和空穴的浓度相等，即 ； n型半导体(掺施主杂质) 主要依靠导带中电子导电的半导体； 电子浓度远大于空穴浓度，即 p型半导体(掺受主杂质) 主要依靠价带中空穴导电的半导体； 空穴浓度远大于电子浓度，即 小结： 分类(3)：按杂质原子所提供的能级分 浅能级杂质 深能级杂质 如第IV族材料中加入第III或V族杂质 杂质能级离导带或者价带很近 晶格中原子热振动的能量就足以将浅能级杂质电离 影响半导体载流子浓度，从而改变半导体的导电类型 如第IV族材料中加入非III、V族杂质 杂质能级离导带或者价带很远 常规条件下不易电离 起一定的杂质补偿作用； 对载流子的复合作用非常重要，是很好的复合中心 等电子杂质 与基质晶体原子具有同数量价电子的杂质原子称为等电子杂质（同族原子杂质） 等电子陷阱 概念 等电子杂质替代格点上的同族原子后，基本仍是电中性的，但是由于原子序数不同，原子的共价半径和电负性有差别，因此它们能俘获载流子而成为带电中心，这个带电中心就成为等电子陷阱 形成条件 掺入原子与基质晶体原子在电负性、共价半径等方面有较大差别 等电子杂质电负性大于基质晶体原子的电负性时，替代后，它能俘获电子成为负电中心（相当于提供空穴） 反之，它能俘获空穴成为正电中心（相当于提供导电电子） 杂质的双性行为 硅在砷化镓中既能取代镓而表现出施主杂质，又能取代砷表现出受主杂质 Review 杂质 在纯净半导体中掺入一定量的杂质，可以显著的控制半导体的导电性质（浅能级杂质）和稳定性性能（深能级杂质） 杂质能级 杂质掺入半导体后，