基于C6678平台的ISAR算法实现.docVIP

基于C6678平台的ISAR算法实现 　　摘 要：ISAR利用了舰船等目标的相对转动来实现成像，需要对原始回波信号的平动分量进行精确补偿，包括包络对齐以及初相校正处理。同时，为了满足大数据量、高通过率的实时系统，本文选用了TI公司的新一代高性能DSP处理器TMS320C6678，利用了该芯片强大的多核并行能力搭建雷达信号处理平台，实际效果良好。 　　关键词：雷达信号处理；包络对齐；相位校正；多核 　　0 引言 　　随着现代雷达技术的高速发展，雷达信号处理系统运算量大、算法结构复杂的特点日益明显，对大带宽、远距离的高分辨率实时成像技术需求越来越迫切，这对系统实时信号处理和数据吞吐能力提出了极高的要求。 　　考虑到机载雷达受空间和重量等因素的限制，对雷达设备量的限制极为苛刻，高集成度的雷达信号处理系统则显得尤为重要。因此，如何解决大数据处理量和小设备量之间的矛盾成为实时处理的关键。本文选择TI公司推出的一款全新的高性能DSP处理器TMS320C6678（简称C6678）构建的高速处理平台，很好的解决了该矛盾。 　　1 C6678平台概述 　　1.1 处理平台介绍 　　C6678是一款TI公司2010年11月发布的基于Keystone架构的8核DSP处理器，单核主频1.25GHZ，能实现40GMAC定点计算与20GFLOP的浮点计算能力， 单核都有自己独立的32KB的L1P、32KB的L1D以及512KB的L2，8核，还共享4MB SRAM，芯片内部集成了RapidIO、千兆以太网、PCIe、EDMA等高速接口，可以满足片间（两片C6678之间）、板间（两个C6678板卡之间）高速的数据交换需求。此外，片内集成了大量的硬件加速器，例如Packet Accelerator， Multicore Navigator等，被广泛的应用于通讯、雷达、声纳、火控、电子对抗等领域。同时，芯片还提供完善的多核同步机制，极大提升了系统软件的并行处理能力。目前，基于C6678的硬件和软件平台成为信号处理的主流。 　　与上一代信号处理器TS201相比，无论从主频、多核并行技术、存储能力以及总线吞吐能力各个方面，均性能优势明显。 　　1.2 RapidlO总线拓扑关系 　　串行RapidIO是一种用于芯片或背板间互联的新型高速接口，是一种开放式互连协议标准，以其高效率、高稳定性、低系统成本特点，为通信系统各器件间提供了高带宽、低延时数据传输的解决方案，同时拥有支持点对点或点对多点的通信能力，兼容性和可扩展性是该系统架构最大的优点， 在拥有SRIO SWITCH的架构下可自由增减端点设备。以一个模块4片C6678，一个系统2个模块为例，每个模块32个DSP核，共64核，如何简单高效实现64个分布式节点的通讯成为了实时系统的关键。RapidIO数据链路拓扑架构如图1。 　　1.3 多核并行处理拓扑关系 　　单片C6678具有强大的8核处理能力，同时OSEck也对IPC进行了底层封装，利用Signal信号灯实现了进程间的多核同步，极大提升了系统软件的并行能力。此外，多核间也可以通过共享数据区置同步标志来实现同步。通常可以将并行管理机制分为两类：主从式同步和独立同步机制。 　　主从式拓扑架构如图2所示。该方式可在多进程系统下实现，OSEck提供了该底层多进程机制，将主核（控制核，通常为0核）划分为Client进程和Server进程。Client进程主要负责外部中断的输入判断和多核同步信号灯的分发和收集，实现多核的处理同步； Server进程主要完成数据运算和交换，完成后发起同步信号灯给Client进程，表明当前操作已完成，接受下一个处理步骤， Server进程之间没有任何握手。 　　独立同步机制则相对简单，主要是8个Server进程在共享空间独立进行同步标志的读写。每个Server进程处理前先清各自标志字，每次处理结束后置结束标志，每个进程独立读取所有标志字，当完整收集到8个标志字后，认为完成一次处理同步。该同步过程没有主从之分，各个Server进程独立进行同步判断，简单可靠，与主从方式相比，各有优缺点。本文采用主从式同步方式。 　　2 ISAR介绍 　　2.1 成像原理 　　通常，ISAR成像是利用目标相对于雷达的转动形成一定的转角来实现成像。当目标以散射点模型 表示时，若目标处于雷达的远场，雷达电磁波可用平面波表示，在只有平动分量的情况下，目标上各散射点回波的多普勒完全相同，对雷达成像没有贡献， 因此为ISAR成像提供有用信息的只有转动分量，在图象重构前需要将平动分量精确补偿掉。 　　常规距离-多普勒（RD）算法的运动补偿可分为两步：第一步是粗补偿即包络对齐，相当于使得目标上同一散射点的回波位于同一距离单元内，通过