第9讲TMS320C54x的引脚功能、流水线结构和外部总线结构探究.pptVIP

分区转换逻辑由分区转换控制寄存器(BSCR)定义，它是一个16位的存储器映像寄存器，在数据空间的地址为0029H。BSCR的结构如图9-5所示。 表9-2（略）列出了TMS320C54x分区转换控制寄存器各字段功能的详细说明。 5.3.3 外部总线接口时序图 1．存储器寻址定时图 图5-6是存储器读—读—写操作定时图。在此图中，虽然外部存储器写操作要花两个机器周期，但每次在同一分区中来回读( 保持低电平)都是单周期寻址。 图9-6 存储器读—读—写操作定时图 图9-7给出了存储器写—写—读操作定时图。注意，图中 由低变高后，写操作的地址线和数据线继续保持约一个半周期有效。每次存储器写操作要花两个机器周期，而紧跟其后的读操作也要两个机器周期。 图9-7 存储器写—写—读操作定时图 2．I/O寻址定时图 对I/O设备读/写操作要持续两个机器周期，在此期间，地址线变化一般都发生在CLKOUT的下降沿(若I/O寻址前是一次存储器寻址，则地址变化发生在上升沿)。 低电平有效是从CLKOUT的一个上升沿到下一个上升沿，持续一个机器周期。图5-8是并行I/O口读—写—读操作定时图，图中I/O读/写操作都是两个机器周期。 图9-8 并行I/O口读—写—读操作定时图 3．外部总线复位定时图 图9-9是TMS320C54x外部总线复位定时图。当TMS320C54x进行复位和对硬件初始化时，复位输入信号 至少必须保持两个CLKOUT周期的低电平。复位响应时，CPU终止执行当前的程序，并强迫程序计数器PC置为FF80H，且以FF80H驱动地址总线。复位后，外部各总线的状态如图5-9所示。 图9-9 外部总线复位定时图 4．保持方式定时图 TMS320C54x有两个信号 和 ，这两个信号允许外部设备控制处理器片外资源，以便进行直接数据传输(DMA)操作。DMA可以承担数据传输任务而无需运算控制单元干预，从而提高了程序执行效率。 TMS320C54x进入保持状态后有两种工作方式，方式的确定由ST1中的HM位决定。 (1) 正常保持方式。当 为低电平时，处理器停止执行程序。 (2) 并行DMA操作方式。处理器可以通过片内存储器(ROM或RAM)继续执行程序。 图9-10 保持方式定时图(HM=0) 第5章 TMS320C54x的引脚功能、流水线结构和外部总线结构 第9讲 TMS320C54x的引脚功能、流水线结构和外部总线结构 9.1 TMS320C54x的引脚和信号说明 9.2 流水线结构（不讲） 9.3 外部总线结构 9.1 TMS320C54x的引脚和信号说明 TMS320C54x DSP基本上都采用超薄的塑料或陶瓷四方扁平封装(TQFP)，也有其他封装形式。图9-1所示是TMS320C541的引脚图。本节重点描述TMS320C541芯片的引脚功能。 图9-1 TMS320C541的引脚图 4．振荡器及定时信号 CLKOUT、TOUT：主时钟输出信号、定时器输出信号。 CLKMD1～CLKMD3：3个外部/内部时钟工作方式输入信号，可以预置DSP的时钟比。 X2/CLKIN、X1：晶振到内部振荡器的输入引脚、内部振荡器到外部晶振的输出引脚。 5．主机接口(HPI)信号(TMS320C542/545/548等具有) HD0～HD7：HPI双向并行数据总线。 HCNTL0、HCNTL1：HPI控制信号。 HBIL：HPI字节确认输入。 6．串口信号 CLKR0、CLKR1：接收时钟。 CLKX0、CLKX1：发送时钟。 DR0、DR1：串行口数据接收端。 DX0、DX1：串行口数据发送端。 FSR0、FSR1：用于接收输入的帧同步脉冲。 FSX0、FSX1：用于发送的帧同步脉冲。 7．电源信号