11-淀积研讨.ppt

DRAM叠层电容示意图谈 SiO2 介质 掺杂多晶硅电容极板 掺杂多晶硅电容极板 埋接触孔扩散 SiO2 dielectric Doped polysilicon capacitor plate Doped polysilicon capacitor plate Buried contact diffusion 11.3 介质及其性能 高K值绝缘介质应用 11.3 介质及其性能 高K值绝缘介质应用 一种很有潜力的高k材料是Ta2O5，其k值一般为20-30，并且很容易集成到现在通用的工艺中。但是，DRAM单元对存储材料和界面的漏电流及击穿电压敏感。为了补偿这一点，DRAM单元要求更厚的Ta2O5 ，这减弱了Ta2O5的优势。另一种有潜力的高k介质是（BaSr）TiO3(或写成BST)，与常规的绝缘介质相比，BST材料单位面积的电容值有显著的提高。 由于器件等比例缩小，目前器件的栅氧厚度变得非常薄，对未来的50nm器件而言，栅氧厚度要求小于10?，这需要有新的高k栅介质材料。在mos晶体管中，栅介质需要承受栅电极和下面衬底之间很高的电压。薄栅氧会受到隧穿电流的影响，当栅氧厚度低于15-20 ?时，隧穿电流会成为一个严重的问题。将会导致阈值电压的漂移，并最终由于无法切换开关状态而使电路失效。 器件隔离 11.3 介质及其性能 MOS硅片制造中的器件隔离技术为硅片上的器件提供了电学隔离。隔离技术用来减少或消除在MOS平面制造中的寄生场效应晶体管。隔离技术必须适应不同器件技术间的等比例缩小（如结深、栅氧厚度等）。 目前MOS技术中的两个基本隔离技术是：通过硅的局部氧化（LOCOS）隔离实现的局部场隔离和浅槽隔离（STI）。 局部氧化（LOCOS） 11.3 介质及其性能 浅槽隔离（STI） 11.3 介质及其性能 在0.25um以下的技术节点中，浅槽隔离（STI）技术被广泛应用。STI取代LOCOS的原因有如下几点： 更有效的器件隔离需要，尤其对DRAM器件而言； 对晶体管隔离而言，表面积显著减小； 超强的闩锁保护能力； 对沟道没有侵蚀作用； 与CMP的兼容。 11.3 介质及其性能 浅槽隔离（STI） 浅槽隔离（STI） 11.3 介质及其性能 旋涂绝缘介质 旋涂玻璃 (SOG) 旋涂绝缘介质 (SOD) 11.3 介质及其性能 有许多低k绝缘介质采用硅片旋涂的方法，称为旋涂绝缘介质（SOD），应用这些材料的工艺类似于低成本IC制造中的旋涂玻璃（SOG）。 用 Spin-On-Glass 填充间隙 2) 处理后的SOG 最初的SOG 间隙填充 CVD 氧化硅帽 Cap 11.3 介质及其性能 HSQ 低k值绝缘介质工艺参数 11.3 介质及其性能 外延生长定义 外延就是在单晶衬底上淀积一层薄的单晶层（见下图），新淀积的这层称为外延层。外延为器件设计者在优化器件性能方面提供了很大的灵活性，例如可以控制外延层厚度、掺杂浓度、轮廓，而这些因素是与硅片衬底无关的。外延层还可以减少CMOS器件的闩锁效应。IC制造中最普通的外延反应是高温CVD系统。 如果外延生长膜和衬底材料相同（例如硅衬底上生长硅），这样的膜生长称为同质外延。膜材料与衬底材料不一致的情况（例如硅衬底上生长氧化铝），称为异质外延。 外延反应可用的气体源包括SiCl4/SiH2Cl2/SiHCl3 淀积温度为：800～1050℃ 11.4 外延 外延生长方法 11.4 外延 外延生长方法 气相外延（VPE） 金属有机物气相外延（MOVPE） 分子束外延生长(MBE) 液态外延生长（LPE） 硅片上外延生长硅 Si Si Cl Cl H H Si Si Si Si Si Si Si Si Si Si Si Cl H Cl H 化学反应 副产物 淀积的硅 外延层 多晶硅衬底 11.4 外延 外延生长优点 可生长出高质量、缺陷少的单晶层。用外延法生长的硅单晶层比一般的单晶层质量好；外延层中，一般不含有氧和碳 外延中的杂质类型可人为控制。(n/P+ P/n+) 掺杂浓度和厚度可人为控制 可生长异质结外延 11.4 外延 外延生长反应 简单地说，SiCl4氢还原法外延就是把硅单晶片（衬底）加热到1200℃左右，将掺有SiCl4蒸汽的氢气流过片子表面，利用高温下的化学反应： 11.4 外延 硅原子被释放，在硅表面上生成外延层，HCl则被气流排走。 外延生长反应 总反应式是一个可逆反应。如果反应室中的HCl不能及时排除，则有腐蚀硅衬底的作用。实际上，生长前的所谓HCl气相腐蚀，就是利用了这一作用，以去除衬底表面所残留的损伤层。