3存储器层次机构-1试卷.ppt

存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图4.1所示。总线包括数据总线、地址总线和控制总线。CPU通过使用AR(地址寄存器)和DR(数码寄存器)和主存进行数据传送。若AR为K位字长，DR为n位字长，则允许主存包含2K个可寻址单位(字节或字)。在一个存储周期内，CPU和主存之间通过总线进行n位数据传送。此外，控制总线包括控制数据传送的读(read)、写(write)和表示存储器功能完成的(ready)控制线。 为了从存储器中取一个信息字，CPU必须指定存储器字地址，并进行“读”操作。CPU需要把信息字的地址送到AR，经地址总线送往主存储器。同时，CPU应用控制线(read)发一个“读”请求。此后，CPU等待从主存储器发来的回答信号，通知CPU“读”操作完成。主存储器通过ready线做出回答，若ready信号为“1”，说明存储字的内容已经读出，并放在数据总线上，送入DR。这时，“取”数操作完成。 为了“存”一个字到主存，CPU先将信息字在主存中的地址经AR送地址总线，并将信息字送DR。同时，发出“写”命令。此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。 从以上讨论可见，CPU与主存之间采取异步工作方式，以ready信号表示一次访存操作的结束。 为了“存”一个字到主存，CPU先将信息字在主存中的地址经AR送地址总线，并将信息字送DR。同时，发出“写”命令。此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。 从以上讨论可见，CPU与主存之间采取异步工作方式，以ready信号表示一次访存操作的结束。 单片机引脚大部分是TTl的， TTL的电压范围小， COMS 可达+15V * 主要有2个NMOS反相器组成， 当A点为高电平， A’为低电平 好处是用压差来表示电平，准确性更高。 Ｔ１－Ｔ４用来保持Ａ和Ａ‘之间的电压差的。 * * １２８＊１２８＝２︿１４ * Y0 等，控制三极管， 用以控制数据位的导通的。 X0等，用于片选，选通芯片的。 3.2.3 只读存储器 1. 只读存储器（ROM） 由芯片制造商在制造时写入内容，以后只能读而不能再写入。其基本存储原理是以元件的“有／无”来表示该存储单元的信息（“1”或“0”），可以用二极管或晶体管作为元件，存储内容不会改变。 2. 可编程序的只读存储器（PROM） 可由用户根据自己的需要来确定ROM中的内容，常见的熔丝式PROM是以熔丝的通和断开来表示所存的信息为“1”或“0”。刚出厂的产品，其熔丝是全部接通的。根据需要断开某些单元的熔丝（写入）。断开后的熔丝不能再接通了，因而是一次性写入的存储器。掉电后不会影响其所存储的内容。 只读存储器 3. 可擦可编程序的只读存储器（EPROM） 为了能修改ROM中的内容，出现了EPROM。利用浮动栅MOS电路保存信息，信息的改写用紫外线照射即可擦除。 4. 可电擦可编程序只读存储器（E2PROM） 编程序原理与EPROM相同，但擦除原理完全不同，重复改写的次数有限制（因氧化层被磨损），一般为10万次。其读写操作可按每个位或每个字节进行，类似SRAM，但每字节的写入周期要几毫秒，比SRAM长得多。每个存储单元采用2个晶体管。其栅极氧化层比EPROM薄，因此具有电擦除功能。 3.2.4 主存容量的扩展方式 主存储器：计算机中存放当前正在执行的程序及其使用数据的存储器。 存储器的地址Ai:对存储单元进行顺序编号。 地址空间S:地址长度所限定能访问的存储单元数目。 一、 主存储器的组成与控制 主存储器的基本组成 M A R 地 址 译 码 器 存 储 体 读 写 电 路 M D R K位地址总线 N位数据总线 控制电路 控制信号 存储器的结构及功能 1. 半导体存储器的基本组成 存储矩阵 地址译码器 三态双向缓冲器 存储控制逻辑 A0 A1 AF-1 D0 D1 DW-1 R/W CE CE 2.存储矩阵 字结构：同一芯片存放一个字的多位，如8位。 优点:选中某个单元，其包含的各位信息可从同一芯片读出。 缺点：芯片外引线较多,成本高。 适合容量小的静态RAM。 位结构：同一芯片存放多个字的同一位。 优点：芯片的外引线少。 缺点：需要多个芯片组合。 适合动态RAM 和大容量静态RAM。 一个基本单元电路只能存放一位二进制信息,为保存大量信息,存储器中需要将许多基本单元电路按一定的顺序排列成阵列形式,这样的阵列称为存储