第8章中央处理器(新)规范.pptVIP

8.1 CPU的功能和结构 8.1.1 CPU的结构 CPU可以自动完成取出指令和执行指令的任务。 8.4.1　时序信号产生器 微程序控制器中使用的时序信号产生器由时钟 源、环形脉冲发生器、节拍脉冲和读写时序译码逻 辑、启停控制逻辑等部分组成。 2.环形脉冲发生器 环形脉冲发生器的作用：是产生一组有序的、间 隔相等或不等的脉冲序列，以便通过译码电路来产生 最后所需的节拍脉冲。 2.节拍脉冲和存储器读/写时序译码 环形脉冲发生器的作用：是产生一组有序的、间 隔相等或不等的脉冲序列，以便通过译码电路来产生 最后所需的节拍脉冲。 8.4.2　控制方式 控制方式： 即控制不同操作序列时序信号的方 法。常用的有同步控制、异步控制、联合控制三种方 式，其实质反映了时序信号的定时方式。 2.异步控制方式 其特点是：每条指令、每个操作控制信号 需要多少时间就占用多少时间。这意味着每条 指令的指令周期可由多少不等的机器周期数组 成；也可以是当控制器发出某一操作控制信号 后，等待执行部件完成操作后发“回答”信号， 再开始新的操作。显然，用这种方式形成的操 作控制序列没有固定的CPU周期数(节拍电位)或 严格的时钟周期(节拍脉冲)与之同步。 3.联合控制方式 此为同步控制和异步控制相结合的方式。 情况（1）： 大部分操作序列安排在固定 的机器周期中，对某些时间难以确定的操作则 以执行部件的“回答”信号作为本次操作的结束; 情况（2）： 机器周期的节拍脉冲数固定, 但是各条指令周期的机器周期数不固定。 8.5 指 令 流 水 线 8.6中断系统 2. 实现多重中断的条件 B, C A 中断 请求 主程序 (2) 优先级别高 的中断源 有权中断优先级别低 的中断源 (1) 提前 设置 开中断 指令 A B C D 中断服务程序 （ A、B、 C、 D 优先级按 降序 排列） D 3. 屏蔽技术 (1) 屏蔽触发器的作用 MASK = 0（未屏蔽） INTR 能被置 “1” 1 1 1 1 1 INTP1 INTP2 INTP3 INTP4 INTR1 INTR2 INTR3 INTR4 MASK1 MASK2 MASK3 MASK4 D Q 1 D INTR MASK Q CPU 查询 MASKi = 1 （屏蔽） INTPi = 0 （不能被排队选中） (2) 屏蔽字 优先级 屏 蔽 字 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 …… 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 2 3 4 5 6 15 16 …… 16个中断源 1、2、3 …… 16 按 降序 排列 (1) 断点进栈 (2) 断点存入“ 0 ” 地址 中断隐指令 完成 中断周期 命令存储器写 0 MAR PC MDR (MDR) 存入存储器 三次中断，三个断点都存入 “ 0 ” 地址 4. 多重中断的断点保护 断点 MDR ？ 如何保证断点不丢失？ 中断隐指令 完成 (3) 程序断点存入 “ 0 ” 地址的断点保护 ×××× 0 5 JMP SERVE ×××× SAVE ×××× RETURN STA SAVE … 0 地址内容转存 其他服务内容 地 址 内 容 说 明 SERVE LDA SAVE JMP @ RETURN 存程序断点 5 为向量地址 … 保护现场 恢复现场 间址返回 存放 ACC 内容 转存 0 地址内容 开中断 ENI LDA 0 STA RETURN 置屏蔽字 第八章中央处理器小结 1． CPU基本功能(1) 指令控制：程序的顺序控制，称为指令控制。 控制器： PC、IR、ID(2) 操作