微机原理——第2章03重点.pptVIP

中断-----指计算机在执行正常程序的过程中出现内部或外部某些事件的请求时，CPU暂时停止当前程序的正常执行，　　　转去执行请求事件的处理操作，CPU在事件处理结束后再回到被暂时中断了的程序继续往下执行。 (1)外部中断(硬件中断 ) 硬件中断是由处理器外部的硬件、外设的请求而引起的中断。 8086CPU有两条硬件中断请求信号线：NMI(非屏蔽中断)和INTR(可屏蔽中断)。 (2)内部中断（软件中断） 内部中断由内部机制产生。 种类： see also P41。 特点： see also P42。 中断的有关概念中断源----引起程序中断的事件。 中断向量----中断服务程序的入口地址，由偏移地址IP和段地址CS共32位组成，每个中断向量的低字是偏移地址、高字是段地址，共占用4个字节（低对低，高对高）。 中断向量号： 8086CPU为每个中断源指定的一个编号。 8086CPU从物理地址000H开始到3FFH，依次安排各个中断向量，向量号从0-255。 中断向量表-----存储器中存放系统中所有中断向量的区域形成的一个表。 中断向量地址-----中断向量在中断向量表中的位置。 中断向量地址与中断类型号之间的关系可表示为： 中断向量地址＝中断类型号*4 3. 中断请求和响应引脚（续1） INTA（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已被CPU响应，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线 3. 中断请求和响应引脚（续2） NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU内被屏蔽 当系统发生紧急情况时，可通过它向CPU申请不可屏蔽中断服务 4. 总线请求和响应引脚 HOLD 总线保持（即总线请求），输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权 4. 总线请求和响应引脚（续1） HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 有效时，表示CPU已响应总线请求并已将总线释放 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权 5. 其它引脚 RESET 复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作 8088复位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H 复位时各内部寄存器的初值 寄存器名称 初值 标志寄存器（PSW） 清零 指令指针（IP） 0000H CS寄存器 FFFFH DS寄存器 0000H SS寄存器 0000H ES寄存器 0000H 其它寄存器 0000H 指令队列 空 由上表可见，复位时，代码段寄存器CS和指令指针IP的值分别被初始化成FFFFH和0000H。因此，8086/8088启动后从内存的FFFF0H处开始执行指令 一般在FFFF0H处放一条无条件转移指令，转移到系统程序的入口处(why?) 复位时，标志寄存器被清零。 在时序上，RESET信号从高到低的跳变会触发CPU内部一个复位逻辑电路，经过7(why?)个时钟周期之后，CPU就被启动而进入正常工作，即从FFFF0H处开始执行程序。 5. 其它引脚（续1） CLK（Clock） 时钟输入 系统通过该引脚给CPU提供内部定时信号。8086的标准工作时钟为5MHz 要求时钟信号的占空比（正脉冲与整个周期的比值）为33%，即1 /3周期高电平，2/3周期低电平。 5. 其它引脚（续2） Vcc 电源输入，向CPU提供＋5V电源 GND 接地，向CPU提供参考地电平 MN/MX（Minimum/Maximum） 组态选择，输入 接高电平时，8086引脚工作在最小组态；反之，8086工作在最大组态 5. 其它引脚（续3） TEST 测试，输入、低电平有效 该引脚与WAIT