第2章80C51的结构和原理-之并行口重点.ppt

2.4 并行输入/输出电路结构 P0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0 P3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 4个8位并行I/O口：P0，P1，P2，P3； 均可作为双向I/O端口使用。 特点： P0：分时复用为低8位地址线和数据线 P2：高8位地址线。 P1：只能作普通I/O口使用 P3：第二功能 1234567891011121314151617181920 4039383736353433323130292827262524242221 8031 8051 8751 89C51 片外扩展存储器时 RXD/TXD/INT0/ INT1/ T0/ T1/WR/ RD/ /* 控制1个发光二极管闪烁程序*/ #include reg51.h sbit p1_0=P1^0; void delay (unsigned char i); void main( ) { while(1) { p1_0=0; delay(100); p1_0=1; delay(100); } } void delay (unsigned char i) { unsigned char j,k; for(k=0;ki;k++) for(j=0;j255;j++); } 0 1 P1. 0 P1. 1 P1. 2 P1. 3 P1. 4 P1. 5 P1. 6 P1. 7 /* 控制8个发光二极管闪烁程序*/ #include reg51.h void delay (unsigned char i); void main( ) { while(1) { P1=0x00; //将P1口的8位引脚置“0”输出 delay(100); //延时 P1=0xff; //将P1口的8位引脚置“1”输出 delay(100); //延时 } } void delay (unsigned char i) //延时函数 { unsigned char j,k; for(k=0;ki;k++) for(j=0;j255;j++) ; } P1. 0 P1. 1 P1. 2 P1. 3 P1. 4 P1. 5 P1. 6 P1. 7 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 2.4并行输入/输出电路结构 下图为P0口的某位P0.n(n=0~7)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路 及控制电路组成。从图中可以看出，P0口既可以作 为I/O用，也可以作为地址/数据线用。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 一、P0口的结构 2.4 并行输入/输出电路结构 (1)P0口作为普通I/O口 ①输出时 CPU发出控制电平“0”封锁“与”门，将输出上拉场效应管T1截止，同时使多路开关MUX把锁存器与输出驱动场效应管T2栅极接通。故内部总线与P0口同相。 需要外接上拉电阻。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 2.4 并行输入/输出电路结构 (1)P0口作为普通I/O口 ② 输入时----分读引脚或读锁存器 读引脚：就是读芯片引脚的状态，此时使用下方的数据缓冲器，由读引脚信号把该三态缓冲器打开，把端口引脚上的数据从缓冲器读入到内部总线上。 读锁存器：是通过上面的缓冲器读锁存器的状态。读锁存器是为了适应对I/O端口进行“读-修改-写” 操作语句的需要。 如：P0=P00xf0;//将P0口的低4位引脚清零输出。 语句执行时，分为“读-修改-写” 三步。对于“读-修改-写” 语句，都是读的锁存器而非引脚。 2.4并行输入/输出电路结构 (1)P0口作为普通I/O口 使用P0口时： P0口必须接上拉电阻； 在读信号之前数据之前，先要向相应的锁存器做写1操作的I/O口称为准双向口； 2.4并行输入/输出电路结构 (1)P0口作为地址/