通用处理器的测试压缩结构设计稿方法研究毕业设计稿专业论文.docVIP

　毕业设计（论文） 题 目 通用处理器的测试 压缩结构设计方法研究 通用处理器的测试压缩结构设计方法研究 专业：电子信息工程 班级： 作者： 指导教师: 职称： 职称： 答辩日期： 摘 要 在芯片的制造过程中要经历化学，冶金以及光学等多到工序，在这过程中不可避免的会因为工艺的原因，材料的不纯以及封装过程中的问题而导致芯片存在缺陷，这种缺陷的芯片无法正常工作，集成电路测试的主要任务就是找出带有缺陷的芯片。如果不对芯片进行测试，这些有缺陷的芯片流入市场后带来的开销将远远大于测试的开销。因此集成电路测试是集成电路制造和生产过程中不可缺少的一个环节。在设计阶段，对集成电路进行可测试性设计（DFT），以提高提高集成电路的可测试性。 随着制造工艺的进步，集成电路设计的集成度和复杂度不断提高。庞大的测试数据量和较长的测试时间是导致测试成本迅速增加的重要因素，尤其是在深亚微米工艺下，新的故障类型不断涌现，测试多种故障的需要进一步引起测试数据量的急剧膨胀，因此，需要寻求合理有效的测试压缩方法，来降低测试成本。 本次设计调研通用处理器的可测试性设计原理及相关技术，并深入理解测试压缩原理以及相关技术，进行测试压缩结构设计。