NVIDIA2016PhysicalDesign笔试介绍.doc

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
NVIDIA 2016 Campus Recruitment Exam Test Paper SH-05-A-ASIC PD Cover Page Total pages: 12 Exam Duration: 120 minutes * Please answer all the questions in English Applied Position: ASIC Physical Design Engineer Candidate Chinese Full Name/中文名 Candidate School Name/毕业学校 Candidate ID Number/身份证号 Candidate Contact Number/手机号码 Candidate E-mail address/邮箱地址 Current Degree/学历 Bachelor / Master / PhD * Graduation Time/毕业时间 / (Year/ Month) Major/专业 The two questions below are used only for reference, they are not criteria for hiring. Please fill in accurately. (以下两问题仅作为参考信息,不作为新员工录用标准, 请如实填写) Availability for Internship before graduation/毕业前能否作实习生(Yes/No) ? When will be available for internship/何时可以开始实习 ? 考生守则注意事项: 请确认你的座位上的标签与你的姓名,座位编号及所应考的职位符合;试卷首页最上方应该是你在网上申请职位的名称,请确认这个职位是你在网上申请的第一志愿的职位,如果不是,请举手告诉监考人员; 请检查试卷是否有漏页,总页数请参考试卷封面; 试卷封面所有信息须由中文填写,试卷封面上需要选择你投递职位的勾选框,请一定要进行勾选;试题部分请用英文作答;答题尽量写在试题下方的空白处,如果写不下,再使用附页,但须在题目下方进行注明; 考试期间,如有发问,请举手, 如果你需要更多的草稿纸,请举手通知监考员; 除了贵重物品随身携带之外,请确认你把你的随行物品放在包包里面,并把你的包包放在课室的最前方; 桌上只准放文具,计算机,简历及身份证;把你的身份证及简历放在桌上的右上角,在开考后监考员会查阅 请关闭所有手机和移动设备,如果你的手机响起来,你将会被取消考试资格;如果需要了解时间情况,请联系你身边的监考人员; 开考30分钟以后不允许进场。请注意黑板上所写的试卷种类,并请核对确认自己所答试卷的考试时间,这个时间应该与你试卷上的时间一致。监考人员会在考试结束的前15分钟、5分钟之时提醒大家。请注意你的考卷封面的说明,如果你拿到的试卷要求用英文作答,请一定要按照要求作答。如果你完成考卷,可以选择在开考之后一小时后提早离开,但不可以在收卷之前十五分钟离 开考场,监考员届时会有所宣布(60min考试的同学不能提前离开考场;90分钟考试的同学可以在15:00-15:15pm之间离开;120分钟考试的同学可以在15:00-15:45pm之间离开);否则你会被视为违反考场纪律; 如果你选择提早离开,请举手通知监考员,将你的试卷和简历倒扣在桌面上,并携带所有带来的物品,离开时请保持安静; 离开时不准携带任何的纸张,包括考卷与草稿纸,否则,你将会被取消资格; 考试结束后,笔试通过的同学,在两个星期之内,会收到我们的电话通知及安排面试,请留意电话来电; 考生必须严格遵守考试纪律,请一定诚实作答,不准交头接耳或左顾右盼,不准向其他考生作暗示,不准偷看、夹带、代考,不准抄袭他人答案或有意将自己的答案让他人抄袭,不准接传答案或交换试卷或任何纸张; 考卷是NVIDIA的专利财产之一, 考生严禁在考试后泄露试题。 Use basic logic gates to implement below RTL code. Available gates: AND/DFF/NOT/OR Module test_logic_1 (A,B,rst_n,clk,Y); input A; input B; input clk; input rst_n; output Y; reg Y; wire gate_en; assign gate_en = A * B; always @ (posedge clk or negedge rst_n) i

文档评论(0)

***** + 关注
实名认证
内容提供者

我是自由职业者,从事文档的创作工作。

1亿VIP精品文档

相关文档