第13章VHDL补遗(freda)分析.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
13.8 VHDL并行语句 13.8.4 生成语句 13.8 VHDL并行语句 13.8.4 生成语句 13.8 VHDL并行语句 13.8.4 生成语句 13.8 VHDL并行语句 13.8.5 REPORT语句 13.8 VHDL并行语句 13.8.6 断言语句 13.8 VHDL并行语句 13.8.6 断言语句 1. 顺序断言语句 13.8 VHDL并行语句 13.8.6 断言语句 2. 并行断言语句 13.8 VHDL并行语句 13.8.6 断言语句 2. 并行断言语句 13.4 子 程 序 13.4.4 过程 13.4 子 程 序 13.4.5 重载过程 13.5 数 据 类 型 1. 布尔类型。 2. 位数据类型。 3. 位矢量类型。 13.5 数 据 类 型 4. 字符类型。 5. 整数类型。 6. 实数类型。 13.5 数 据 类 型 7. 字符串类型。 8. 时间类型。 13.5 数 据 类 型 9. 文件类型。 13.6 VHDL操作符 13.6.1 逻辑操作符 13.6.2 关系操作符 13.6.3 算术操作符 13.6 VHDL操作符 1. 求和操作符 13.6 VHDL操作符 2. 求积操作符 3. 符号操作符 4. 混合操作符 13.7 VHDL基本语句补遗 13.7.1 NEXT语句 13.7 VHDL基本语句补遗 13.7.1 NEXT语句 13.7 VHDL基本语句补遗 13.7.2 EXIT语句 13.7 VHDL基本语句补遗 13.7.2 EXIT语句 13.7 VHDL基本语句补遗 13.7.3 WAIT语句 13.7 VHDL基本语句补遗 13.7.3 WAIT语句 13.7 VHDL基本语句补遗 13.7.3 WAIT语句 13.7 VHDL基本语句补遗 13.7.3 WAIT语句 13.7 VHDL基本语句补遗 13.7.3 WAIT语句 13.7 VHDL基本语句补遗 13.7.3 WAIT语句 13.7 VHDL基本语句补遗 13.7.3 WAIT语句 13.7 VHDL基本语句补遗 13.7.4 子程序调用语句 1. 过程调用 13.7 VHDL基本语句补遗 13.7.4 子程序调用语句 1. 过程调用 13.7 VHDL基本语句补遗 13.7.4 子程序调用语句 1. 过程调用 13.7 VHDL基本语句补遗 13.7.4 子程序调用语句 2.函数调用 13.7 VHDL基本语句补遗 13.7.5 RETURN语句 13.7 VHDL基本语句补遗 13.7.5 RETURN语句 13.8 VHDL并行语句 13.8.1 并行信号赋值语句 13.8.2 块语句 13.8 VHDL并行语句 13.8.2 块语句 13.8 VHDL并行语句 13.8.3 并行过程调用语句 13.8 VHDL并行语句 13.8.3 并行过程调用语句 13.8 VHDL并行语句 13.8.3 并行过程调用语句 13.8 VHDL并行语句 13.8.4 生成语句 第13章 VHDL补遗 13.1 VHDL库 13.1.1 库的种类 1. IEEE库,包含标准程序包和其他一些支持工业标准的程序包 2. STD库,定义了两个标准程序包:STANDARD和TEXTIO 3. WORK库 4. VITAL库,用于时序仿真 Std_logic_1164, numeric_bit, muneric_std, math_real, math_complex; 13.1.2 库的用法 13.1 VHDL库 共享已经完成的设计成果。 允许同时打开多个独立的库; 库的引言必须是最高层次的设计单元; LIBRARY IEEE ; 13.1.2 库的用法 13.1 VHDL库 显示表达的库及其程序包的语言表达式应放在每一项设计实体最前面,成为这项设计的最高层次的设计单元; LIBRARY指明使用库; USE指明库中的程序包; LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.STD_ULOGIC ; USE IEEE.STD_LOGIC_1164.RISING_EDGE ; USE的调用格式: USE 库名.程序包名.项目名、USE 库名.程序包名.ALL ; 13.2 VHDL程序包 程序包 常数说明 V

文档评论(0)

***** + 关注
实名认证
内容提供者

我是自由职业者,从事文档的创作工作。

1亿VIP精品文档

相关文档