SOC基础教程外部存储器控制器IP设计.ppt

外部存储控制器 EMI的作用 连接在AHB总线上，管理片外存储器，如FLASH、SRAM、DDR等 EMI在SoC芯片中的位置 SRAM控制器IP的设计 接口信号 AHB Slave接口信号 输出给SRAM的控制信号 AHB接口（标准SLAVE) 片外SRAM存储器接口（标准） SRAM接口读时序 SRAM接口读时序 SRAM接口写时序 SRAM接口写时序 寄存器设计 片选配置寄存器 片选信号的地址范围 WE信号从低电平到高电平后保持高电平所需要的cycle WE信号保持低电平（有效）需要的时钟周期数 片选有效后WE保持高电平需要的时钟周期数 OE信号从低电平到高电平后保持高电平所需要的cycle OE信号保持低电平（有效）需要的cycle 片选有效后OE保持高电平所需要的cycle 片选从低电平变为高电平之后保持高电平的cycle 地址有效后片选保持为高电平（无效）的cycle 片选功能使能 SRAM控制器结构 SRAM控制器模块划分 BUS Interface 处理AHB接口信号 区分寄存器操作、存储器操作 Register 控制存储器地址范围、位宽 控制存储器访问的方式 SRAM FSM 处理有效的存储器操作 考虑各种传输类型 Burst长度、数据位宽、读/写 控制输出信号的时序 SRAM Interface 根据FSM的控制输出相应的信号给SRAM 匹配总线位宽和SRAM位宽 SRAM控制器FSM的设计 Idle状态 读数据准备状态 读数据状态 写数据准备状态 写数据状态 EMI模块设计小结 挂接在AHB总线上 接口信号 AHB总线接口信号 片外存储器SRAM控制信号 子模块划分 总线接口模块 SRAM接口模块 SRAM状态机： 根据寄存器的配置控制存储器的访问方式（时序、各种传输类型等） DMA IP的设计 DMA模块的原理 DMA IP设计要考虑的因素 DMA IP包括哪些子模块，每个子模块的功能 设计好DMA IP后如何验证？ 10－22页PPT * * SDRAM EMI 片内 片外 SRAM FLASH E M I 总线响应 O 2 hresp 总线响应 O 1 hready 读数据 O 32 hrdata 传输位宽 I 2 hsize 地址 I 32 haddr 写数据 I 32 hwdata 总线burst长度 I 3 hburst 总线传输类型Idle/busy/noseq/seq I 2 htrans 读写操作 I 1 hwrite 操作选择信号 I 1 hsel 复位信号 I 1 hresetn 时钟信号 I 1 hclk 描 述 I/O 位数 信号名 SRAM地址 O n SRAM_ADDR SRAM数据 IO 16 SRAM_DATA SRAM字节选择 O 2 SRAM_BEn SRAM读信号 O 1 SRAM_OEn SRAM写信号 O 1 SRAM_WEn SRAM片选 O 1 SRAM_CSn 描述 I/O 位数 信号名 *IDT71V416 *IDT71V416 *IDT71V416 *IDT71V416 * *