可编程逻辑器件及应用实验指导书(quartus2)讲述.docx

I/O口 FPGA对应管脚 I/O口 FPGA对应管脚 I/O口 FPGA对应管脚 IO1 43 IO20 75 IO28 113 IO2 39 IO21 77 IO31 120 IO3 66 IO22 85 IO14 135 IO7 52 IO23 87 IO15 141 IO8 50 IO24 101 IO16 137 IO9 34 IO25 104 IO17 1 IO10 71 IO27 112 IO18 7 IO19 11 CLK 22、24 CLK块 10 可编程逻辑器件应用 实 验 指 导 书 电子科学与技术专业组 目 录 实验一用原理图法设计一个3－8译码器组合电路 2 实验二用原理图设计方法设计一个触发器 22 实验三、用VHDL语言设计7段数码管控制接口 26 实验四、用VHDL语言和原理图设计方法混合设计一个全加器 33 实验五、用VHDL语言和原理图设计方法混合设计一个简易时钟电路 39 实验六、用VHDL语言和原理图设计方法混合设计一个计数译码显示电路 48 实验七用VHDL语言和原理图设计方法混合设计一个点阵控制接口电路 59 实验八、利用可编程逻辑器件设计一个ROM 64 实验九、利用可编程逻辑器件设计一个FIFO 74 实验十、利用可编程逻辑器件设计一个步进电机控制接口电路 81 实验十一、利用可编程逻辑器件设计一个D/A控制接口电路 86 实验十二、利用可编程逻辑器件设计一个A/D控制接口电路 99 实验一用原理图法设计一个3－8译码器组合电路 一、实验目的 1.通过一个简单的3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。 2.掌握组合逻辑电路的静态测试方法。 3.初步了解可编程器件设计的全过程。 二、实验器材 1.台式计算机 1台。 2.可编程逻辑逻辑器件实验软件1套。3.下载电缆一套。 4.示波器一台。 三、实验说明 1．台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。 2．可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的原理图下载到可编程逻辑逻辑器件中。 3．下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。 4．示波器用于观察可编程逻辑器件执行程序时输出信号的变化。 四、实验原理说明 3线-8线译码器具有将一组三位二进制代码翻译为相对应的输出信号的电路特点。 输出信号D7～D0的表达式 功能表 输入 输 出 C B A D7 D6 D5 D4 D3 D2 D1 D0 Y0 0 0 0 0 0 0 0 0 0 0 1 Y1 0 0 1 0 0 0 0 0 0 1 0 Y2 0 1 0 0 0 0 0 0 1 0 0 Y3 0 1 1 0 0 0 0 1 0 0 0 Y4 1 0 0 0 0 0 1 0 0 0 0 Y5 1 0 1 0 0 1 0 0 0 0 0 Y6 1 1 0 0 1 0 0 0 0 0 0 Y7 1 1 1 1 0 0 0 0 0 0 0 五、实验内容和步骤 1、建立工程 （1）软件的启动：打开 Quartus II软件,如图1-1所示。 图1-1 （2）启动File菜单，点击New Project Wizard，如下图1-2所示。 图1-2 （3）进入向导，选择Next，如图1-3所示。 图1-3 （4）设置保存路径，以及项目名称，项目名称为decode3_8,如图1-4所示。 图1-4 （5）点击Next，选择器件类型及型号（实验箱使用的CPLD的是Altera 公司CycloneIII系列EP3C10E144C8型），如图1-5所示。 图1-5 （6）点击Next，直至Finish。建立好的工程如图1-6所示 图1-6 2、建立文件 （1）启动File\New菜单，弹出设计输入选择窗口，如下图1-7所示。或点击图1-8主菜单中的空白图标，进入新建文件状态。 图1-7 图1-8 （2）选择Blockdiagram/Schematic File，单击ok按钮，打开原理图编辑器，进入原理图设计输入电路编辑状态，如下图1-8所示： 图1-9 3、设计的输入 （1）放置一个器件在原理图上 在原理图的空白处双击鼠标左键，出现窗口如图1-11；也可单击鼠标右键，出现窗口如图1-10，选择“Insert-Symbol as Block”,出现窗口如图1-10，进入器件选择输入窗口。 图1-10 图：1-11 （2）在“Libraries”提示处（光标处）用鼠标双击库文件（在提示窗“primitives”里的各个文件），在提示窗“logic”中双击元件或选中元件按下OK即可将该器件放置到原理图中。 （