DDR存储器电气特性验证.pdfVIP

DDR 存储器电气特性验证 应用文章 几乎每一个电子设备，从智能手机到服务器，都使用了某种形 存储器的模拟信号完整性验证的重要性已经成为很多电子设计 式的RAM存储器。尽管闪存NAND 继续流行(由于各式各样的 验证关键一步。 消费类电子产品的流行)，由于SDRAM为相对较低的每比特成 JEDEC ( 电子工程设计发展联合协会)已经明确规定存储设备详 本提供了速度和存储很好的结合，SDRAM 仍然是大多数计算 细测试要求，需要对抖动、定时和电气信号质量进行验证。测 机以及基于计算机产品的主流存储器技术。DDR是双数据速率 试参数：如时钟抖动、建立和保持时间、信号的过冲、信号的 的SDRAM内存，已经成为今天存储器技术的选择。DDR技术 下冲、过渡电压等列入了JEDEC(电子工程设计发展联合协会) 的不断发展 ，不断提高速度和容量，同时降低成本， 减小功率 为存储器技术制定的测试规范。但执行规范里的这些测试是一 和存储设备的物理尺寸。 个大大的挑战，因为进行这些测试很可能是一个复杂而又耗时 随着时钟速率和数据传输速度不断增加和性能的提高，设计工 的任务。拥有正确的工具和技术，可以减少测试时间，并确保 程师必须保证系统的性能指标，或确保系统内部存储器和存储 最准确的测试结果。在本应用文章中，我们将讨论泰克针对存 器控制设备的互操作性，存储器子系统的模拟信号完整性已成 储器测试解决方案，这个方案能够帮助工程师战胜挑战和简化 为设计工程师越来越多重点考虑的问题。许多性能问题， 甚至 验证过程。 在协议层发现的问题，也可以追溯到对信号完整性问题。因此， 应用文章 图 2. P7500 系列微波同轴探头焊接到 DIMM 上 技术 JEDEC 指标(最近更新日期) DDR JESD79F ( 2008 年 2 月) DDR2 JESD79-2E (2008 年 4 月) DDR3 JESD79-3C (2008 年 11 月) 图 1. DDR3 双列直插内存模块(DIMM) “背面”的测试点 LPDDR JESD79-4A (2007 年 4 月) LPDDR2 JESD209-2 (200 9年 3 月) 表 1. 符合 JEDEC 的 DDR 技术指标。 信号的获取和探测 存储器验证的第一个难点问题是如何探测并采集必要的信号。 JEDEC的测量要求三个或更多的测试点，加上其它信号如芯片 JEDEC标准规定的测试应在存储器元件的BGA(球栅阵列结构 选择信号、RAS 和 CAS 可能需要确定存储器状态，使用焊接 的PCB) 上。自从 FBGA封装组件包括一个焊球连接阵列(这是 式探头进行连接是许多工程师的选择。 出于实际目的)，无法进入连接，如何进行存储器的探测呢？ 泰克公司开发了一种探测解决方案是专为这种类型的应用设计 一种解决方案是在PCB布线过程中设计测试点，或探测存储器