数电 四位进制减法计数器 课设.doc

成 绩 评 定 表 学生姓名 高亮 班级学号 1103060128 专 业 通信工程 课程设计题目 四位二进制减法计数器 评 语 组长签字： 成绩 日期 20 年 月 日 学 院 信息科学与工程学院 专 业 通信工程 学生姓名 高亮 班级学号 1103060128 课程设计题目 四位二进制减法计数器（缺0011， 0100， 0101， 0110， 1000） 实践教学要求与任务: 1、了解数字系统设计方法 2、熟悉VHDL语言及其仿真环境、下载方法 3、熟悉Multisim环境 4、设计实现四位二进制减法计数器 工作计划与进度安排: 第一周 熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法， 包括采用触发器设计和超高速硬件描述语言设计，体会自上而 下、自下而上设计方法的优缺点。 第二周 1.在QuartusⅡ环境中用VHDL语言实现四位二进制减法计数器(缺0011， 0100， 0101， 0110， 1000）， 2.在Multisim环境中仿真实现四位二进制减法计数器（缺0011， 0100， 0101， 0110， 1000）， 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 201 年 月 日 课程设计任务书  摘要 本文首先在QuartusII8.1中建立名为count10的工程，并用四位二进制减法计数器的VHDL语言实现了四位二进制减法计数器的仿真波形图，继续进行相关操作锁定了所需管脚，将其下载到实验箱。然后通过选用四个时钟脉冲下降沿触发的JK触发器和同步电路，画出其时序图，卡诺图，由JK触发起的特征方程建立相关方程，进行计算，得出了四位二进制减法计数器（缺0011， 0100， 0101， 0110， 1000）的驱动方程。进而在Multisim软件中画出了四位二进制减法计数器的逻辑电路图。经过运行，由红灯的亮灭顺序及绿灯的状态还有在逻辑分析仪里出现与仿真波形一样的波形图。说明四位二进制减法计数器（缺0011， 0100， 0101， 0110， 1000）设计成功。 关键字：四位二进制减法计数器；JK触发器；驱动方程；仿真波形图；逻辑电路图。  目录 1、课程设计目的 2 2、课程题目实现框图 2 3、实现过程 3 3.1 QuartusII8.1实现过程（VHDL)....................................................................................3 3.1.1 建立工程 3 3.1.2 调试程序 4 3.1.3 波形仿真 11 3.1.4 仿真结果分析 15 3.1.5 引脚锁定与下载 15 3.2 Multisim实现过程（电路设计).......................................................................17 3.2.1 求驱动方程 17 3.2.2 画逻辑电路图 21 3.2.2 逻辑分析仪的仿真 22 3.2.3 仿真结果分析 22 4、设计总结 23 5、参考文献 24 一、 课程设计目的 1、了解数字系统设计方法。 2、熟悉VHDL语言及其仿真环境、下载方法。 　　3、熟悉Multisim环境，学会使用逻辑符号及元件画逻辑电路图。 二、课程题目实现框图 　１、如图2-1所示是四位二进制减法计数器的结构示意框图。CP是输入减法计数脉冲，所谓计数，就是计CP脉冲个数，每来一个脉冲计数器就减一个1，当不够减时就向高位错位。 根据二进制减法计数器的规律可以画出如图2-2所示的四位二进制减法计数器的状态图。 1111 1100 1011 1010 1001 1000 0111 0110 0000 0001 0010 0011 0100 0101 实现过程 3.1 QuartusII8.1实现过程（VHDL) 3.1.1 建立工程 (1)点击File – New Pr