晶体管规则阵列设计技术文稿课题.doc

第四章 晶体管规则阵列设计技术 VLSIC是高度复杂的集成系统，为保证设计的正确性和简化设计，避免由于在版图设计过程中采用复杂结构而引入不可靠因素，因此，在VLSI的设计技术中大量地采用规则结构，晶体管规则阵列设计技术就是其中之一。在这个结构中的基本单元就是MOS晶体管或MOS晶体管对（CMOS）。 4.1 晶体管阵列及其逻辑设计应用 唯读存储器ROM是最常用的晶体管规则阵列。它以晶体管的有无来确定存储的信号是“0”或“1”。在人们通常的概念中，ROM仅仅是存储器，实际上，它还是一个可以用于组合逻辑设计的技术，显然，在ROM中的基本信息单元是晶体管。MOS结构的ROM以其低功耗，结构简单，单元占用面积小等优点，已成为目前ROM结构的主流实现技术。 ROM的基本结构由两块电路组成：地址译码电路和一个晶体管点阵。地址译码电路将n个输入“翻译”成N=2n条字线信号；晶体管点阵是一个N行M列的晶体管矩阵，M是输出信号的位数，图4.1是ROM结构的示意图。习惯上，人们所称的ROM往往仅指晶体管点阵。 X1 X2 译 0 码 N×M阵列 器 Xn N-1 0 M-1 输出选通控制 y1 y2 yM 图4.1 ROM结构示意图 应用比较普遍的MOS结构的ROM，以NMOS和CMOS为主。它是利用MOS管的有、无或是否起作用来形成数据。 如果将ROM的地址输入被认作为一块逻辑电路的输入，而将ROM的输出认作为逻辑电路的输出，这时，ROM就是一块逻辑电路。如果说有差别，就输出而言，普通的逻辑电路的输出位数是任意的，存储器的输出往往是按字节（8bit）衡量。就n位的信号输入而言，存储器的字线N=2n根全都需要，普通的逻辑往往仅需要其中的一部分。有了这两点基本认识，只要将标准的ROM结构加以变化，就可以实现我们所需的逻辑。当然，基本的ROM结构仅适用于组合逻辑电路，如果在ROM的输出加上记忆单元和信息反馈，它同样可以满足时序逻辑的需要，实际上，人们也是这样做的。有时，以ROM结构实现的逻辑也被称为查表逻辑。 4.1.1 全NMOS结构ROM NMOS ROM有许多种形式，主要分为静态结构和动态结构。在静态结构中，以晶体管点阵的结构进行划分，又可以分为或非结构ROM和与非结构ROM。 图4.2的(a)图和(b)图分别给出了静态全NMOS或非结构的ROM和全NMOS与非结构的ROM。图中Ri代表经译码输出的字线，Ci为输出信号线即位线。 或非结构ROM的每一根位线上有若干NMOS管相并联，这些NMOS管的栅极与字线相连，源极接地，漏极与位线相连，连接到某一根位线的所有增强型NMOS管和耗尽型NMOS负载管构成了一个或非门。正常工作时，在所有的字线中，只有一根字线为高电平，其余字线都为低电平，即所谓的某个字被选中。这时，如果在某条位线上有NMOS管的栅极与该条字线相连接，则这个NMOS晶体管将导通，这条位线就输出低电平，如果没有NMOS管连接，这条位线就输出高电平。在每一根位线上，每次最多只有一个增强型NMOS管导通。正是因为每一位输出均对应一个或非门，所以，这种结构被称为或非结构ROM。 与非结构ROM的每一根位线是由若干相串联的增强型NMOS管和耗尽型NMOS负载管构成的与非门的输出，这些相串联的增强型NMOS管的栅连接到相应的字线。正常工作时，在所有的字线中，只有一条字线为低电平，其余字线均为高电平。这样，在每个与非门上，除了与字线相交的这一点外，其余的NMOS管均是导通的，而某根位线的输出是高电平还是低电平取决于相交点上是否有NMOS管。如果有NMOS管，则这个NMOS管将不导通(因为它的栅极接低电平)，使与非门输出为高电平。如果没有NMOS管，则表明这个与非门的所有NMOS管都已导通，其输出必然是低电平。 从图上已可以看出，与非结构ROM的字线不能很多，也就是输入变量不能很多。所以，或非结构的