《数字集成电路基础》12 双极型制作工艺.ppt

双极型逻辑集成电路 1-1 电学隔离 （1）反偏PN结隔离 （2）全介质隔离 （3）混合隔离元件 （1）反偏PN结隔离 通过外延，选择性扩散等工艺方法，将芯片划分为若干个由P区包围的N型区，P区接电路中的最低电位，使PN结反偏。利用反偏PN结对器件进行隔离。 反偏PN结隔离 工艺简单 占芯片面积较大 且受反向漏电影响，隔离效果不是最佳 寄生电容较大 MOSFET可以利用自身的PN结实现电学隔离 （2）全介质隔离 用SiO2将要制作元件的N型区（或P型区）包围起来，实现隔离 全介质隔离 隔离效果好 工艺复杂（需要反外延，磨片等工艺），生产周期长，成品率低，成本高 （主要用于高压和抗辐射等特殊领域的集成电路） （3）混合隔离 元件四周采用介质隔离，而底部用反偏PN结隔离 混合隔离 可以使元件的图形尺寸缩小， 芯片面积利用率得到提高， （现已广泛采用这种方法 ） 在保证电路正常的工作情况下，尽量减少隔离岛的数目，是IC 版图设计中必须考虑解决的问题 埋层（埋层氧化） 埋层（埋层光刻） 埋层（埋层扩散） 埋层（去氧化层） 外延层（外延生长） 隔离（隔离氧化） 隔离（隔离光刻） 隔离（隔离扩散） 隔离（去氧化层） 基区（基区氧化） 基区（基区光刻） 基区（基区扩散） 基区（去氧化层） 发射区（发射区氧化） 发射区（发射区光刻） 发射区（发射区扩散） 发射区（去氧化层） 金属连线（引线氧化） 金属连线（接触孔光刻） 金属连线（蒸铝） 金属连线（引线光刻） 小结：双极型集成电路制造中的光刻掩膜 §1-3 双极型IC中的元件 一、集成电路中的纵向NPN管 (1) PN结隔离的纵向NPN管 (2)混合隔离的纵向NPN管 (3)小尺寸混合隔离的纵向NPN管 二、集成电路中的二极管 三、集成电路中的电阻 利用半导体材料的体电阻： 四、集成电路中的电容 PN结的反偏电容 平行板电容 §1-4 IC元件结构和寄生效应 一、结构 等效电路 二、寄生效应 1、NPN管的寄生效应 和分立器件不同，IC中晶体管包含有纵向寄生晶体管。 实际中，由于要隔离，衬底总是接最低电位，寄生PNP管的集电结总是反偏。 发射结、即NPN管的集电结：当NPN管在饱和区或反向工作区时，它正偏。这时寄生PNP管处于正向有源区。（在逻辑IC中，NPN管经常处于饱和或反向工作区）。于是有IEpnp分走IB流向衬底。 减小乃至消除的方法： NPN集电区掺金：少子寿命 ，β 埋层：基区宽度 ，基区N+掺杂 ，注入效率 ， β 二、寄生效应 横向寄生效应 如一个n型岛内有两个P区，会形成横向PNP结构。 可以借此制作PNP管 如果不希望出现PNP效应,可拉大间距,或者n区接高电位。 在多发射结NPN管中，会形成横向NPN结构，当一个发射结接高电平，其余接地时，该输入端电流会过大，这可通过版图设计解决 串联电阻：引线孔在表面，集电极串联电阻大＝》埋层 2.二极管中的寄生效应 IC中的二极管一般由NPN管构成，和1类似。 3.电阻的寄生效应 1）基区扩散电阻 要使电流全部流经P区，n区应接最高电位。这样同一个n区中的多个电阻之间即不会形成PNP效应，也不会产生纵向PNP效应。 课堂练习： P15/2 分析SiO2介质隔离集成晶体管的有源寄生效应和无源寄生效应，和PN结隔离相比有什么优点？ N＋埋层用于降低集电极串连电阻 考虑到反偏时，势垒区的展宽，各图形之间都留有较宽的距离，因而这种结构的NPN的图形面积比较大 N＋埋层用于降低集电极串连电阻 N＋埋层用于降低集电极串连电阻 基极与集电极之间插入了SiO2，避免二者的相互影响 基区，发射区都可延伸到SiO2层 ，尺寸可做得较小 SiO2 N+ N 外延层 P P+ P+ Al Al SiO2 SiO2 与NPN晶体管基区同时制作 与NPN晶体管发射区同时制作 N型隔离岛 RA RB N N+ N+ N+ 电阻A 电阻B 沟道电阻 SiO2 S下电极 M上电极 P+ P+ P衬底 N外延层 N＋ N＋扩散区 隔离框 上电极金属膜 N＋接触孔 纵向：四层三结结构：n+ p n p 四层 横向：由版图决定 表现各元件的相对位置，形状，几 何尺寸，互连线走向 发射结 集电结 隔离结 三结 I 2）沟道电阻 * * 所有晶体管的集电极都在外延层上，隔离的目的是使不同